EHF頻段芯片引線鍵合與裝配公差的仿真與分析

盧紹英，任　榕

（中國電子科技集團公司 第三十八研究所，安徽　合肥　230000）

EHF頻段芯片引線鍵合與裝配公差的仿真與分析

盧紹英，任榕

（中國電子科技集團公司 第三十八研究所，安徽合肥230000）

文章從工程角度出發，使用仿真軟件分別對極高頻（Extremely High Frequency，EHF）頻段芯片的引線鍵合和裝配公差進行了仿真分析，確定鍵合線的拱高、距離等參數，明確裝配公差的合理范圍，以便減小芯片級聯時的射頻損耗，并滿足多個射頻模塊之間的一致性要求。

EHF頻段；鍵合線；裝配公差

近年來國內EH F頻段技術發展迅速，其頻段為30～300GHz，寬帶寬、容量高、截獲概率低、抗干擾能力強，在衛星通信技術中前景廣闊［1］，其設備的需求日益迫切。EHF頻段頻率高，分布參數影響大，加工、制造工藝復雜，對芯片的匹配設計和裝配的工藝控制提出了很高的要求。

本文旨在通過對芯片引線鍵合與裝配公差的仿真與分析，確定鍵合線的參數與裝配公差帶來的影響，為EHF頻段射頻模塊設計提供依據。軟件采用三維電磁場分析軟件高頻結構仿真（High Frequency Structure Simulator，HFSS），建立了仿真模型并進行分析和優化，仿真結果直接指導EHF頻段射頻模塊的設計、加工和裝配，最終EHF頻段射頻模塊性能滿足指標。

1　仿真模型

HFSS采用有限元法，能計算任意形狀三維無源結構的S參數和全波電磁場。其自帶鍵合線模型，對分析鍵合引線參數十分便利。

仿真模型中，選擇砷化鎵作為微帶線介質模擬芯片鍵合焊盤，介電常數12.9，微帶線寬度0.2mm。過渡微帶線選擇高頻板RT6002， 厚度0.254mm，微帶線寬度0.66mm。過渡微帶考慮激光切割配裝，故端口未作展寬處理。

2　鍵合線的仿真與分析

通常射頻電路中鍵合線采用壓焊工藝，鍵合線形狀如圖1所示，實際操作過程中可以對鍵合線的鍵合位置和拱高進行控制。故本文使用HFSS軟件自帶JEDEC4-point Bondwires模型（見圖2）近似仿真，其參數如下：

分別設置金絲的直徑（Diameter）、距離（D）和拱高（h1）為變量進行仿真分析。鍵合線參數仿真時不考慮裝配工差的影響。

圖1　壓焊鍵合線照片

圖2　JEDEC-4 Bondwires模型

2.1單根鍵合金絲的仿真

單根鍵合金絲的仿真模型如圖3所示，芯片與微帶板縫隙寬度為25μm，無高度差。

圖3　單根鍵合金絲模型

2.1.1直徑對駐波的影響

常規金絲直徑有12.7μm，25μm和38μm。設置金絲距離0.5mm，拱高0.1mm，其余參數不變的情況下，通過仿真得出：直徑越大，駐波越好。仿真結果如圖4所示。

圖4　單根金絲直徑變化的仿真結果

2.1.2距離對駐波的影響

設置金絲直徑25μm，拱高0.1mm，余參數不變的情況下，通過仿真得出：距離越小，駐波越好。仿真結果如圖5所示。

圖5　單根金絲距離變化的仿真結果

2.1.3拱高對駐波的影響

設置金絲直徑25μm，距離0.5mm，余參數不變的情況下，通過仿真得出：拱高越小，駐波越好。仿真結果如圖6所示。

圖6　單根金絲拱高變化的仿真結果

2.2兩根鍵合金絲的仿真

兩根鍵合金絲的仿真模型如圖7所示，芯片與微帶板縫隙寬度為25μm，無高度差。

圖7　兩個鍵合金絲模型

2.2.1直徑對駐波的影響

設置金絲距離0.5mm，拱高0.1mm，其余參數不變的情況下，通過仿真得出：直徑越大，駐波越好。仿真結果見圖8。

圖8　兩根金絲直徑變化的仿真結果

2.2.2距離對駐波的影響

設置金絲直徑25μm，拱高0.1mm，余參數不變的情況下，通過仿真得出：距離越小，駐波越好。仿真結果如圖9所示。

圖9　兩根金絲距離變化的仿真結果

2.2.3拱高對駐波的影響

設置金絲直徑25μm，距離0.5mm，余參數不變的情況下，通過仿真得出：拱高越小，駐波越好。仿真結果如圖10所示。

圖10　兩根金絲拱高變化的仿真結果

2.2.4角度對駐波的影響

對鍵合線的鍵合位置控制，可以使兩根鍵合線形成一定的夾角（見圖11），設置金絲直徑25μm，距離0.5mm，拱高0.1mm，余參數不變的情況下，通過仿真得出：角度增加對駐波有改善，但改善較小。仿真結果如圖12所示。

圖11　兩根金絲形成一定的角度

圖12　兩根金絲角度改變對駐波的影響

2.3鍵合金絲的參數控制

通過仿真結果可知，在同等參數下，兩根金絲性能優于單根金絲，金絲直徑越大、距離越短、拱高越低，駐波越小，角度的增加對駐波有改善，但影響較小，拱高改變對駐波的影響最大。

鑒于芯片焊盤尺寸的大小和壓焊工藝的特點，推薦采用兩根金絲，且盡量使用機器操作控制精度，避免人為誤差。

3　裝配公差的仿真與分析

通過模擬芯片與微帶板高度差和縫隙間隔的大小，分析對駐波的影響。仿真模型如圖13所示。

圖13　裝配公差仿真模型

3.1高度差對駐波的影響

設置金絲直徑25μm，距離0.5mm，拱高0.1mm，芯片與微帶板縫隙間隔25μm，余參數不變的情況下，通過仿真得出：高度差越大，駐波越差。仿真結果如圖14所示。

圖14　高度差對駐波的影響

3.2縫隙間隔對駐波的影響

設置金絲直徑25μm，距離0.5mm，拱高0.1mm，無高度差，余參數不變的情況下，通過仿真得出：無縫隙間隔時，駐波值最好；有縫隙間隔時，駐波惡化。仿真結果如圖15所示。

圖15　縫隙間隔對駐波的影響

3.3裝配公差的控制

通過仿真結果可知，在EHF頻段下，裝配公差對駐波影響較大，高度差越小，駐波越好；縫隙寬度對駐波的影響更大，當無縫隙時，駐波極。工藝控制時應盡量減小公差，并兼顧組建的一致性要求。

4　結語

本文對引線鍵合的參數與裝配公差的控制進行了仿真分析，此種方法更貼近實際工程，可以對EHF頻段射頻模塊的設計、加工和裝配進行指導。通過仿真發現改變鍵合線的參數，可以改變端口的駐波特性，故此方法也可以成為模塊調試的手段。

［1］袁飛，文志信，王松松.美軍EHF衛星通信系統［J］.國防科技，2010（31）：22.

Simulation and analysis of EHF band chip wire bonding and assembly tolerance

Lu Shaoying， Ren Rong
（The Thirty-eighth Institute of China Electronic Technology Group Corporation， Hefei 230000， China）

This paper conducts simulation analysis on EHF band chip bonding and assembly tolerances by using simulation software from the view of the engineering， then determines the parameter of bonding wire such as arch height and distance， clears the reasonable range of assembly tolerance in order to reduce RF loss in the chip cascade and meet the consistent requirements among multiple radio frequency modules.

EHF band； bond line； assembly tolerance

盧紹英（1983— ），男，吉林吉林，碩士；研究方向：射頻收發通道/模塊。