一種新型BiCMOS靈敏放大器設計

馬利峰，王浩然（電子科技大學 微電子與固體電子學院，四川 成都　610054）

一種新型BiCMOS靈敏放大器設計

馬利峰，王浩然
（電子科技大學 微電子與固體電子學院，四川 成都610054）

本文設計了一種應用于反熔絲型OTP存儲器的新型BiCMOS靈敏放大器電路。本設計的電路運用了BiCMOS技術，以運放結構為基礎，結合預充電和放電控制機制，能夠將編程后呈高阻抗狀態的反熔絲成功讀出為導通狀態。最后，在TSMC公司的0.18 μm工藝庫下進行Spectre仿真，仿真結果顯示最大讀取時間僅為13 ns，同時仿真結果驗證該靈敏放大器具有讀取速度快，讀取數據穩定以及準確性高的特點。

BiCMOS；靈敏放大器；預充電；反熔絲

反熔絲型存儲器屬于一次可編程（OTP one time programmable）存儲器［1］，與傳統的浮柵型存儲器件相比較而言，反熔絲型存儲器具有很好的保密性以及優良的抗輻照性能，因此反熔絲型存儲器在保密要求高、只需要一次編程等的場合，比如航空航天、太空系統等的應用非常廣泛。反熔絲型存儲器的基本原理是利用其編程前后表現出來的導電能力的巨大差異來分別表示“0”和“1”兩種狀態。理想情況下，反熔絲編程前保持在斷開狀態，而編程后顯示為連通狀態［2］。數據讀取速度作為存儲器性能的一項非常重要的指標，因此提高存儲器的讀取速度就顯得非常重要，OTP存儲器的讀取速度主要由讀出電路中的靈敏放大器來決定的。靈敏放大器是OTP存儲器的關鍵部件之一，其讀取速度直接決定了存儲器的讀取時間，靈敏放大器的讀取準確性決定了存儲器讀取的準確性，因此靈敏放大器性能對設計要求非常高。然而，傳統的靈敏放大器運用的是CMOS電路，具有功耗低、集成度高等特點，但就讀取速度來說遠遠不如雙極型器件。為了提高讀取速度，近年來BiCMOS電路越來越多的被應用于電路設計中。BiCMOS技術是Bipolar技術與CMOS技術的結合，它是以CMOS器件作為基本的電路結構，而在要求高速或大負載的部分，加入雙極型器件或電路，因此BiCMOS電路同時兼具了CMOS電路高集成度、低功耗的優點和雙極型電路高速、強電流驅動能力的優勢［3］。

因此，本文設計了一種應用于OTP存儲器的新型BiCMOS靈敏放大器，保證了快速而準確的讀取操作，并且具有抗噪聲，抗干擾能力強的優勢。

1　BiCMOS靈敏放大器的電路結構及其工作機理

1.1電路結構

如圖1所示是BiCMOS靈敏放大器的完整電路結構。電路結構包含了BiCMOS運放結構：兩個雙極型器件Q1、Q2構成的差分對，兩個NMOS管N10、N11構成的電流鏡，一個電流控制管N12；還包含一個P型MOS管P1構成的預充電結構；另外還有3個電流通路CH1、CH2、CH3；其中PMOS器件P2和NMOS器件N2、N3構成電流通路 CH1，NMOS器件N3、N4、N5、N6、N9構成了電流通路 CH3，PMOS器件P2和NMOS器件N7、N8、N9構成電流通路CH2。運放的下一級接的是兩個經過特殊設計的具有特殊翻轉閾值的CMOS反相器以保證運放的輸出電平可以被轉換為正確的邏輯電平，反相器后一級接一個特殊結構的DICE鎖存器，通過調整DICE和讀取信號的時間差，可以保證穩定正確的輸出。對于反熔絲結構，經過實驗驗證，反熔絲結構可以通過并聯一個電阻和一個電容來示意。控制信號CTR1由“0”翻轉為“1”即由0 V翻轉為3.3 V后，若需要讀取某個反熔絲單元的信息，則OPT信號置“0”選中某個反熔絲單元，從而整個靈敏放大器開啟，適當調整DICE鎖存器的控制信號CTR2，CTR3的開啟時間，在鎖存器前一級的輸出信號temp穩定后DICE開啟，則可以保證讀出的數據穩定正確。

1.2工作機理

如圖1所示，P2作為反熔絲器件的選擇管，用于決定是否選中該位線上的反熔絲結構，本文假定OPT信號在靈敏放大器CTR1為高電平開始工作1 ns后轉換為低電平，此時該反熔絲單元被選中；Q1、Q2和N10、N11構成典型的差分運放結構，完全對稱的雙極型器件PNP管Q1、Q2構成差分對，N10、N11構成電流鏡結構，N12作為為運放結構的電流源同時控制運放結構是否工作。當Q1、Q2兩側節點Y1、Y2形成一定的電壓差時，運放結構輸出穩定的高電平或者低電平，繼而被后面的反相器轉變為相應的邏輯電平。在反熔絲OTP存儲器的靈敏放大器中，差分電壓的形成起了非常重要的作用，文中的靈敏放大器的差分電壓是由電流通路CH1、CH2、CH3來決定的［4］。

圖1　BiCMOS靈敏放大器電路結構

電路工作時首先進入預充電狀態［5］，圖1中輸入控制信號CTR1是靈敏放大器的啟動信號，當CTR1為低電平時，預充電管P1管開啟，N12管關閉，從而將節點COUT置為高電平，此時靈敏放大器不工作，鎖存器控制信號CTR2，CTR3無效。同時當信號CTR1為低電平時，通路CH1和CH2均為關斷狀態。當CTR1轉換為高電平時，P1管關閉，N12管開啟，此時運放結構有了一個穩定的電流，因此靈敏放大器開始工作，通過反熔絲結構的放電電流大小不同，結合該運放結構，可以得到不同的輸出電平，從而將反熔絲的編程或者未編程兩種狀態表現為高低電平的輸出。接下來分析節點Y1、Y2形成電壓差的過程。在Y1、Y2兩個節點的電壓差形成過程中，NMOS管N8是形成邏輯通路決定電壓差的關鍵器件。

在反熔絲成功編程后，擊穿后的反熔絲表現為一個大電阻，此時流過存儲單元R1的電流比較大，N8管的源極節點S的電壓由NMOS管N3、N4、N5、N6、N9進行分壓得到，N8管的柵漏短接，柵極節點D的電壓由電阻R1，MOS管P2、N8降壓得到，由于R1較小，因此節點D分得的電壓比較大，柵源電壓能夠達到NMOS的開啟電壓，此時N8管正向導通，電流通路CH1和CH2均開啟，經過存儲單元與各個NMOS管的分壓，節點Y2比節點Y1高出了一定的電壓，差分運放中電流鏡負載管尺寸相同，差分輸入管尺寸相同，以保證對稱，所以當VY2＞VY1時，節點COUT迅速被穩定在高電平。

當反熔絲未編程時，反熔絲的性質決定了其表現為一個電容或者開路，流過存儲單元的電流非常小，此時N8管的柵極節點D分壓變小，柵源電壓就比較小，未達到開啟電壓，因此只有通路CH1打開，通路CH2中因為N8管反向截止，所以通路CH2斷路。此時節點Y1的電壓由NMOS器件N3、N4、N5、N6進行分壓得到，分壓以后，VY1＞VY2時，節點COUT迅速被穩定在低電平。

P型MOS管P2用來控制反熔絲是否被選中，在某些研究中，此處采用的為N型器件［6］，然而在靈敏放大器同時控制許多個反熔絲單元讀取的情況下用P型器件會比N型更有利。若采用N管控制（假設為NM），則OPT信號跳為高電平時打開NM，但NM管不會立刻打開而是需要等待源極放電到源極電壓比柵壓低一個閾值電壓后才會開啟。同時大量并聯的反熔絲會帶來較大的位線電容［7］，這些電容包括存儲單元本身的柵極電容以及與反熔絲單元相接的控制管的結電容等。假若控制管的尺寸大到一定程度，其影響便不可忽略。根據公式（1）

可得

假設電流為100 μA，平均每個反熔絲單元對COM點帶來的電容C1為10 fF，當放大器同時連接256個反熔絲時，計算得電壓下降一個閾值電壓計算所需的時間為25.6 ns，這在靈敏放大器正常工作時是不能容忍的。而運用P型器件則不會出現此類問題，OPT信號轉為低電平后P2會立刻打開。

為了保證讀取操作的準確無誤，使讀出的數據真實可靠，提高存儲器的可靠性，在讀取通路上采用了DICE采樣鎖存電路。DICE鎖存結構通過采用單管反相器構成反饋環，穩定性很高。在讀脈沖的控制下，DICE電路起到過濾無效信號，鎖存有效信號的作用。DICE鎖存器，采用了特殊的四點冗余的結構，將兩個交叉反相器對連接成雙向反饋反相器，形成互鎖結構［8］，保證了溫度等外界干擾對電路的影響很小。鎖存器的采樣信號的有效時間比運放的輸出信號延遲一定的時間，這就保證了讀出數據的穩定可靠，并消除了毛刺，大大減少了讀取通路上數據被破壞的可能性，提高了存儲器的抗噪聲，抗干擾的能力。

對于讀出信號可以識別的反熔絲電阻的阻值范圍，因為阻值主要決定了反熔絲的放電電流的大小，不同的放電電流會導致N8管的狀態和通路的分壓不同，為了提高可以識別的電阻阻值，可以通過調整節點Y2、Y1的電壓，即通過對器件尺寸進行調節來改變，比如減小N9管尺寸，在讀反熔絲未編程時VY1電壓會上升；或者增大N1、N2管的尺寸，節點VY2的電壓降低。因此通過調節器件的尺寸，可以調節可讀通電阻的臨界值Rcritical和靈敏放大器的讀取數據的時間，下面通過仿真進行說明。

2　仿真結果

文中利用的是Cadence軟件的Spectre仿真工具進行電路仿真。首先，通過對運放的仿真，運放結構的輸出temp在10 ns左右后會達到幾乎穩定的狀態，因此調整DICE鎖存器的控制信號CTR2、CTR3有效時間，使得其比靈敏放大器的有效時間延遲約10 ns，從而能鎖存到穩定的讀出信號，因此能保證讀出信號的穩定正確。加給各激勵信號波形圖如下圖2所示：

電路中的幾個重要器件大小設置為：

2.1可讀通電阻臨界值

電源電壓取3.3 V，將反熔絲結構電阻設為參數r，利用Cadence軟件的Spectre仿真工具對參數r進行瞬態分析，電路輸出OUT的spectre仿真波形結果如圖3所示。

圖2　各個控制激勵信號

圖3　可讀通電阻臨界值仿真波形

在圖3中，可以看到可讀通的電阻臨界值Rcritical為85左右［4］，當電阻達到或者超過85 kΩ時，讀出數據的電平發生了翻轉。通過實驗測試驗證，85 kΩ的阻值已經完全能夠滿足反熔絲擊穿后的電阻特性，因此電路器件的尺寸設計達到了實際要求。要提高可讀通電阻的阻值范圍可以通過降低反相器INV1的閾值電壓的方法。為了讀出穩定電平，DICE鎖存器的控制信號比前一級放大器的開啟信號滯后10 ns，以便鎖定穩定正確的數值。

2.2新型BiCMOS靈敏放大器的讀出速度

由于衡量存儲器性能的主要指標是其對數據的讀取時間，OTP存儲器的讀取時間指的是從接收到地址信號的上升沿到數據信號穩定輸出的整個過程的延遲時間，本文選用BiCMOS運放結構的靈敏放大器，與傳統的CMOS型靈敏放大器相比，BiCMOS結構可以大大提高靈敏放大器的讀取速度。Rcritical為85 kΩ時可以滿足反熔絲擊穿后的阻值范圍，因此參數的設置就按上文中所述的參數。

首先驗證反熔絲成功編程，呈現一個電阻時，靈敏放大器讀信息“1”的時間。

設R=1 kΩ，電路響應的波形如圖4所示：其中temp信號為鎖存器前一級輸出信號，從圖中可以看出從控制信號變化到讀出穩定高電平輸出的時間約為13 ns。

接下來研究反熔絲未編程，呈現一個電容時，靈敏放大器讀取信息“0”的時間。

設R=10 MΩ，經過仿真，電路輸出波形如圖5所示。

從圖中可以看出讀出“0”信號的時間約為8 ns，因而得到新型BiCMOS靈敏放大器的最慢讀取時間為13 ns，讀取速度相比以往的CMOS靈敏放大器有了巨大的提高，同時結合DICE鎖存結構，讀出的結果更加穩定準確。

圖4　“1”信號的讀出時間

圖5　“0”信號的讀出時間

3　結　論

本文介紹一種結合了BiCMOS運放結構、預充電結構和DICE鎖存器結構的靈敏放大器電路結構，對該結構的電路組成及工作機理作了詳細的分析，并通過仿真驗證了分析的正確性。仿真結果證明電路能夠將大阻抗反熔絲單元順利讀出為導通狀態，另外，通過電路中關鍵器件的尺寸的選擇可改善放大器的電阻可讀出性，通過DICE鎖存器結構可以增加讀出數據的穩定性。

［1］Li W T，McKenzie D R，Wiszniewski W.A comparative study of the On-Off switching behavior of metal-Insulator-metal antifuses［J］.IEEE Electron Device Letters，1998，19 （9）:295-297.

［2］Jong P S，Jin Ho Kim，Woo Song Ahn，et al.A highly reliable multi-cell antifuse scheme using DRAM cell capacitors ［C］//IEEE European Solid-State Circuits Conference.Sevilla，2010:482-485.

［3］王振宇，成立，高平，等.BiCMOS器件應用前景及其發展趨勢［J］.電訊技術，2003，4（1）:9-13.

［4］李曼.OTP存儲器的靈敏放大器設計技術研究［D］.成都：電子科技大學，2012.

［5］張效通，萬青，陳嵐，等.一種高速自控預充電靈敏放大器的設計［J］.微電子學，2009，39（6）:815-818.

［6］J R Morrish，John T Phan.Imbalanced sense amplifier fuse detection circuit.US，6426668 B1［P］.2002-07-30.

［7］王藝燃，于宗光.一種應用于DSP嵌入式存儲器的靈敏放大器設計［J］.微電子學，2010，40（2）:212-216.

［8］章凌宇，賈宇明，李磊，等.基于DICE結構的抗輻射SRAM設計［J］.微電子學，2011，41（1）:109-119.

A new design of BiCMOS sense amplifier

MA Li-feng，WANG Hao-ran
（School of Microelectronics and Solid-state Electronics，University of Electronic Science and Technology of China，Chengdu 610054，China）

In this paper，a new type of BiCMOS sense amplifier for the antifuse OTP memory was proposed.This sense amplifier consisted of operational structure，precharge and discharge control circuits.And it used the BiCMOS technology. This amplifier could successfully detect the antifuse which was programmed and still had very high resistance.Finally，the simulation was implemented with the library of TSMC 0.18um process and the tools of this process was Spectre simulator.The simulation result showed that the access time of this sense amplifier was only 13 ns，and indicated that the sense amplifier had very excellent performances in speed，stability and accuracy.

BiCMOS；sense amplifier；precharge；antifuse

TN433

A

1674－6236（2016）11-0173-04

2015-06-22稿件編號：201506200

馬利峰（1988—），男，河南偃師人，碩士研究生。研究方向：超大規模集成電路設計。