基于0.11 μm CMOS工藝的時域SAR模數轉換器

李莎

（西南林業(yè)大學計算機與信息學院，昆明650100）

基于0.11 μm CMOS工藝的時域SAR模數轉換器

李莎*

（西南林業(yè)大學計算機與信息學院，昆明650100）

為避免因多種延遲線之間不匹配造成的線性退化，提出了一種基于時域比較器的逐次逼近型SAR（Successive Approximation Register）模數轉換器。通過使用單個延遲線來實現該模轉換器的時域比較器，此延遲線包括數控延遲線和壓控延遲線。提出的模數轉換器具有8個有效位，使用面積為0.128 mm2的0.11 μm CMOS工藝實現。實驗結果表明，當工作電源電壓低至0.6 V時，提出的時域SAR模數轉換器功耗為1.8 μW。

CMOS；模擬數字轉換器（ADC）；時域比較器；逐次逼近寄存器（SAR）

隨著CMOS技術的不斷進步與發(fā)展，其使用的標稱電源電壓也隨之不斷降低，已經接近1.0 V［1］。在電壓低的情況下，設計高性能的模擬電路成為一件極具挑戰(zhàn)性的事情［2-3］。為了降低設計的困難程度，時域模擬信號處理技術開始獲得了廣泛關注。例如，使用時域比較器來實現模數轉換器ADC（An?alog to Digital Converter）的電壓比較器。

傳統(tǒng)的時域比較器將兩個模擬電壓輸入轉換成帶有兩個延遲線的時間延遲，并且對各自輸出的到達時間進行比較［4-5］。圖1是使用時域比較器的SAR ADC的簡化結構。將電容式數模轉換器的基準電壓VB和輸出VDAC分別應用至下壓控延遲線和上壓控延遲線VCDL（Voltage Controlled Delay Line），完成電壓到時間的轉換［6-7］。由相位檢測器對上下VCDL的延遲進行比較。如果兩個VCDL相同，且電壓到延遲的特征無變化，相位檢測器的輸出能夠判斷VDAC和VB之間哪個較大。如果兩個VCDL之間存在不匹配，電壓比較會出現誤差，且ADC的線性度會退化。

圖1　帶有兩個延遲線的傳統(tǒng)SAR型TDADC

本文提出了一種基于時域比較器的逐次逼近型ADC，使用時域比較器來實現電壓比較。其時域比較器通過使用唯一延遲線以避免因多個延遲線之間不匹配造成的性能退化的。該ADC可實現較高的分辨率，采樣速率為100 ksample/s。當工作電源電壓較低僅0.6 V時，提出的時域SAR模數轉換器功耗為1.8 μW。

1　提出的時域ADC結構設計

本文提出的時域ADC是以SAR結構為基礎，由帶有唯一延遲線的時域比較器進行電壓比較，如圖2所示。延遲線包括數控延遲線DCDL（Digital Controlled Delay Line）和VCDL，兩者的延遲分別由數字碼DCTL和模擬控制電壓VCTL進行控制。最初，對DCDL的延遲tDCDL進行了控制，所以，tDCDL和VCDL延遲tVCDL的總和等于時鐘輸入CLKIN周期的一半TCLK/2（假設占空比為50%），然而，VCDL的控制電壓VCTL固定為VDD/2。由SAR邏輯對DCDL的延遲進行控制，且生成的控制代碼DCTL存儲在寄存器REG中。

完成初始操作之后，分別將電容式數模轉換器的輸入和輸出與SAR邏輯的輸出和VCDL的控制輸入VCTL連接用以完成模數轉換。在初始操作期間，將tDCDL和tVCDL的總和校準為TCLK/2且VCTL=VDD/2。因此，只有當電容式數模轉換器輸出VDAC等于VDD/2時，CLKIN的下降沿和CLKD的上升沿才會對齊。然后，基于CLKIN下降沿和CLKD上升沿的到達次數，可確定電容式數模轉換器的輸出大于還是小于基準位準VDD/2。

圖2　本文提出的帶唯一延遲線的ADC

VCDL的延遲與控制輸入VCTL成反比。因此，如果電容式數模轉換器的輸出VDAC大于（小于）VDD/2，tDCDL和tVCDL的總和會小于（大于）TCLK/2，且SAR邏輯會使CDAC輸出VDAC等于VDD/2。

圖3是提出的ADC的時序圖。當分辨率為9 bit時，初始操作和正常的AD轉換均會采用11個時鐘周期。因此，22個時鐘周期之后就可獲得提出的ADC的第1個有效輸出。執(zhí)行一次可確定DCDL延遲的初始操作，然后進行正常的AD轉換。如果溫度飄移改變了大于1 LSB等值的DCDL 或VCDL延遲，必須再次進行初始操作設置基準延遲。可能需在系統(tǒng)的閑置期內重新進行初始操作，系統(tǒng)使用了本文提出的ADC。可由集成溫度傳感器對溫度飄移進行檢測［9-10］。

圖3　本文提出的時域ADC的時序圖

2　電路實現

2.1延遲線設計

在初始操作結束時，DCDL和VCDL延遲的總和成為時域AD轉換的基準延遲［11］。因此，DCDL延遲控制的分辨率必須比等于1的VCDL延遲的分辨率高。圖4的DCDL包括粗糙和精細的延遲線，兩種延遲線分別包括32個和16個延遲元件。DCDL由9 bit的控制代碼DCTL〈8：0〉控制。將9 bit的控制代碼DCTL〈8：0〉解碼為溫度計碼DCTL_C〈30：0〉和DCTL_F〈14：0〉以便分別對粗糙和精細的延遲線進行控制。

圖4　DCDL結構

為了使時域比較器的靈敏度最大化，希望VCDL的電壓到延遲增益盡可能的大。VCDL使用了如圖5（a）所示的晶閘管型延遲單元，眾所周知，其具有較大的電壓到延遲增益［3］。通過偏置晶體管MN7的電流確定了輸入信號路徑的強度，并由模擬控制電壓VCTL對電流進行控制，然而，通過晶體管MN6的電流確定了正反饋的強度。通過對帶有數字代碼GCON〈3：0〉的開關負載電容陣列的電容進行控制，可對正反饋的強度及VCDL的延遲特征進行調節(jié)。圖5（b）和5（c）分別是當GCON〈3：0〉=1000時電源和工藝變化下的晶閘管型延遲單元的模擬延遲與控制電壓VCTL。因工藝變化導致延遲產生的巨大變化可通過選擇GCON〈3：0〉的不同代碼進行補償。對于典型的工藝拐點、VDD=0.6 V及室溫，當控制電壓VCTL等于VDD/2時，VCDL與控制電壓VCTL的最大靈敏度約為1.7 ns/mV。圖5（d）是當VCTL等于VDD/2時的延遲與溫度。

當控制電壓VCTL接近0 V或VDD時，VCDL的電壓到延遲傳輸特征是非線性的。然而，電壓到延遲特征的線性度并非關鍵。當VCDL的控制電壓VCTL約為VDD/2時，重要的是電壓到延遲增益。如果電壓到延遲特征無變化，且增益足夠大以便由1 LSB等效電壓導致VCTL產生的變化可能會生成大于相位檢測器計時不準的延遲差異，可進行無誤的時域比較。

從VCDL和DCDL的模擬延遲特征可看出，如果溫度變化超過3℃，必須再進行一次初始操作。可容忍的溫度變化比較小，原因在于，當VCTL=VDD/2時，VCDL的偏置晶體管MN7在亞閾值區(qū)域中運行。如果實現了由GCON〈3：0〉控制的可開閉負載電容器的電容用以具有正溫度系數，可對其進行改進。

圖5（a）　VCDL晶閘管型延遲單元結構

圖5（b）　當電源變化時VCDL晶閘管型延遲單元的延遲情況

圖5（c）　當工藝變化時VCDL晶閘管型延遲單元的延遲情況

圖5（d）　當GCON〈3∶0〉=1 000時，VCDL晶閘管型延遲單元對應溫度的延遲變化情況

2.2相位檢測器設計

使用檢測放大型的觸發(fā)器實現了相位檢測器，如圖6所示。將VCDL的輸出CLKD轉換成微分輸出，并通過輸入時鐘CLKIN的上升沿取樣。在所有拐點，相位檢測器的模擬設置和保持時間窗口小于80 ps。

圖6　相位檢測器

2.3電容式數模轉換器設計

如圖7所示，電容式數模轉換器具有二進制加權分裂電容陣列結構。抽取輸入式樣之前，對全部電容器進行重置，如圖7（a）所示。若未進行重置，電容器內的電荷可能會引起記憶效應，因此，抽取輸入式樣之前，必須將電容器放電。重置階段之后，抽取模擬輸入VIN的式樣，且將適當比例的電荷存儲在電容器中，如圖7（b）所示。電阻低時，取樣開關的控制信號會提升至1.2 V。在轉換階段，如圖7（c）所示，根據時域比較器和SAR邏輯的輸出，將存儲的電荷重新分配給每個電容器。

圖7　

3　實驗結果

使用0.11 μm CMOS工藝實現了本文提出的時域ADC。圖8是芯片的顯微照片，面積為0.17 mm2。提出的基于時域比較器的SAR ADC時鐘工作頻率為1.1 MHz，采樣率為100 kS/s且電源為0.6 V時，ADC功耗為1.8 μW。

圖8　芯片的顯微照片

當分辨率為9 bit時，經測量的微分非線性和積分非線性分別是+0.71/-0.84 LSB和+0.47/-0.91 LSB，如圖9所示。

圖9　提出的經測量的非線性誤差

積分非線性是鋸齒形，原因在于電容式數模轉換器衰減電容器CATT的寄生電容器。當CATT影響了輸出VCTL時，CATT會使衰減電容器CATT左邊節(jié)點上的寄生電容器的效應減弱。然而，CATT右邊節(jié)點上的寄生電容器的效應會出現在VCTL，且未出現衰減。由于CATT右邊節(jié)點的連接每隔16個節(jié)點就會產生變化，積分非線性和微分非線性也會每隔16個節(jié)點產生巨大變化。

對于11.1 kHz的全額正弦波輸入，圖10是提出的SAR ADC輸出的快速傅里葉變換，有效位數（effective number of bits，ENOB）計算為8.3。對應正弦波輸入頻率的ENOB變化如圖11所示。直到最大輸入信號頻率為50 kHz，本文提出的ADC的ENOB才會接近8。

圖10　11.1 kHz正弦波輸入的輸出頻譜

圖11　隨著輸入頻率變化的ENOB結果

表1對本文提出的時域SAR ADC的性能與其它SAR型ADC做出了比較。

表1　與其它SAR型ADC的性能對比

為了公平的比較，品質因數（FoM）可界定為

其中，fS是取樣率。本文提出的時域SAR ADC的FoM為65 fJ/轉換步驟。［2］中的功率消耗和取樣率與本文提出的ADC類似，然而ENOB比文中的ENOB更好，其ENOB更好的原因在于差分輸入，在相同的電源電壓下，差分輸入會使輸入動態(tài)范圍增加一倍。

4　結論

本文提出了一種基于單延遲線時域比較器的SAR ADC，其單一延遲線包括串聯(lián)DCDL和VCDL，能夠避免因延遲線之間不匹配造成的線性度退化。最初，VCDL的控制電壓固定為VDD/2，且將DCDL的延遲校準為基準延遲。在正常的AD轉換過程中，將反饋DAC的輸出應用至VCDL的控制電壓，且將DCDL的控制代碼固定為初始操作期間發(fā)現的代碼。通過對延遲線的延遲與基準延遲進行比較，我們可以判斷數模轉換器輸出大于還是小于VDD/2。最后實驗測試使用了0.11 μm CMOS工藝的芯片進行了驗證，該ADC采樣率為100 ksample/s且電源為0.6 V時，功耗為1.8 μW。

［1］Kim G，Kim M K，Chang B S，et al.A Low-Voltage，Low-Power CMOS Delay Element［J］.IEEE Journal of Solid-State Circuits，1996，31（7）：966-971.

［2］Lee S K，Park S J，Park H J，et al.A 21 fJ/Conversion-Step 100 kS/s 10-bit ADC With a Low-Noise Time-Domain Comparator for Low-Power Sensor Interface［J］.IEEE Journal of Solid-State Circuits，2011，46（3）：651-659.

［3］Yang R J，Liu S I.A 40-550 MHz Harmonic-Free All-Digital De?lay-Locked Loop Using a Variable SAR Algorithm［J］.IEEE Jour?nal of Solid-State Circuits，2007，42（2）：361-373.

［4］李曉娟.折疊內插模數轉換器的高精度設計研究與實現［D］.西安：西安電子科技大學，2012.

［5］Verma N，Chandrakasan A.An Ultra-Low Energy 12-bit Rate-Resolution Scalable SAR ADC for Wireless Sensor Nodes［J］. IEEE J Solid-State Circuits，2007，42（6）：1196-1205.

［6］陳娟，陳鑫.適用于數字鎖相環(huán)的快速建模方法［J］.電子器件，2012，35（5）：535-539.

［7］楊思宇.基于差分時域比較器的逐次逼近模數轉換器的研究和設計［D］.復旦大學，2011.

［8］施琦鋒，薛曉博，何樂年.新型數模轉換器時域誤差校正方法［J］.浙江大學學報（工學版），2013，11：2025-2030.

［9］Xu R，Liu B，Yuan J.Digitally Calibrated 768-kS/s 10-b Mini?mum-Size SAR ADC Array with Dithering［J］.IEEE J Solid-State Circuits，2012 47（9）：2129-2140.

［10］Huang G Y，Chang S J，Liu C C，et al.A 1-08W 10-bit 200-kS/s SAR ADC with a Bypass Window for Biomedical Applications［J］.IEEE Journal of Solid-State Circuits，2012，47（11）：2783-2795.

［11］徐峰，陳杉，李小珍，等.一種基于90 nm工藝的10位電荷再分配型逐次逼近模數轉換器IP［J］.電子器件，2009，32（3）：596-600.

李莎（1987-），女，漢族，籍貫江西進賢，畢業(yè)于華中科技大學微電子學專業(yè)，碩士研究生，現就職于西南林業(yè)大學，助教；主要研究方向為數模混合集成電路，lisha0871@163.com。

Time Domain SAR Analog-to-Digital Conversion Based on 0.11 μm CMOS Process

LI Sha*
（School of Computer and Information Science，Southwest Forestry University，Kunming 650100，China）

In order to avoid the linear degradation caused by multiple delay lines，an approximation register analogto-digital converter based on the time domain comparator is proposed.By using a single delay line to implement the time domain comparator of the mode converter，the delay line includes the numerical control delay line and the volt?age controlled delay line.The proposed analog-to-digital converter has 8 effective bits，with the use of an area of 0.11 μm CMOS process to achieve 0.128 mm2.Experimental results show that the power consumption of the time do?main SAR ADC is 1.8μWwhen the power supply voltage is 0.6 V.

CMOS；ADC；time domain comparator；SAR

TN69.2

A

1005-9490（2016）02-0285-06

EEACC：1290B10.3969/j.issn.1005-9490.2016.02.010

2015-08-27修改日期：2015-09-25