一種新型相控陣體制的波控單元設計

高東博

一種新型相控陣體制的波控單元設計

高東博

（中國電子科技集團公司第五十四研究所，河北石家莊050081）

針對一種新型相控陣傳輸體制的特點和要求，對相控陣設備中的波束控制單元的實現(xiàn)方法展開研究。設計硬件布局與實現(xiàn)方案，并對基于FPGA和單片機的嵌入式軟件架構進行深入分析與討論，重點研究T/R組件接口模塊、定時動作模塊等主要功能單元的設計方法，探討波束控制單元的主要工作流程，給出了完整的設計與應用方案。試驗結果表明，依據(jù)該方案研制的波控單元試驗結果滿足新型相控陣體制的信息傳輸要求。

波束控制單元；相控陣；T/R組件接口；模塊化設計

引用格式：高東博.一種新型相控陣體制的波控單元設計［J］.無線電工程，2016，46（5）：49-52，84.

0 引言

一種新型相控陣信號體制具有信道頻點高、切換時刻需預設存儲以及定時控制等特點。波束控制系統(tǒng)是應相控陣雷達而產(chǎn)生的計算控制技術［1］。實際上，波束控制系統(tǒng)具有對陣面控制完整的數(shù)據(jù)收發(fā)通道［2］，是每個相控陣天線系統(tǒng)的核心組成部分［3］。

采用新信號體制的相控陣系統(tǒng)目前并不多，已有的成果中的波束控制功能均是集成在其他控制電路中，沒有獨立的波束控制單元，技術移植和系統(tǒng)調(diào)試比較繁瑣。本文針對新信號體制的技術特點，對波控單元的硬件和軟件設計方案展開研究，增進波控單元的獨立性和可移植性。

1 總體設計

波控單元承擔控制計算機與天線后端的信道收發(fā)組件（以下簡稱T/R組件）之間的波控碼傳輸、控制指令傳輸、工況信息傳輸?shù)娜蝿铡２貑卧柰瓿蓴?shù)據(jù)信息的硬件接口轉(zhuǎn)換、通信協(xié)議轉(zhuǎn)換等工作。因T/R組件數(shù)量眾多，波控單元需要擴展許多數(shù)據(jù)線，需要FPGA或CPLD等現(xiàn)場可編程門陣列器件擴展數(shù)據(jù)接口；相控陣天線布設在戶外，需要與室內(nèi)機房的控制計算機采用穩(wěn)定可靠的通信體制和協(xié)議；波控單元還需支持滿足傳輸帶寬要求的通信協(xié)議。

根據(jù)需求分析，波控單元采用單片機+FPGA的方式完成波控單元核心功能設計。其中單片機負責業(yè)務流程控制和數(shù)據(jù)協(xié)議解析，F(xiàn)PGA負責擴展數(shù)據(jù)接口和信號時序控制。波控單元外圍配置足夠數(shù)量的連接器和電平驅(qū)動轉(zhuǎn)換芯片，連接T/R組件。波控單元的總體設計原理框圖如圖1所示。

圖1　波控單元總體設計原理

2 硬件設計

基于這種新型相控陣體制的頻點和幅度特性，相控陣天線陣列較小，天線中心間距只有幾毫米，整陣面積非常小。T/R組件按照天線分布進行組陣，留給波控單元的空間非常小，僅有T/R組件陣列到電源模塊之間的空隙，需要研制小型化、高集成度的波控單元來滿足項目要求。

由于外部設備的數(shù)據(jù)線數(shù)量很多，本次設計使用1片單片機作為MCU，通過2片F(xiàn)PGA擴展與T/R組件、RS422串口、饋電單元的數(shù)據(jù)以及控制接口，總體掌控波控單元的業(yè)務流程和邏輯判斷。

波控單元根據(jù)T/R組件的硬件接口對連接器進行選型。由于數(shù)量多、布局需留空隙等原因，連接器的大小成為制約波控單元最小面積的主要因素，同時考慮長期應用的穩(wěn)定性，連接器選用帶有緊固裝置的產(chǎn)品。

波控單元隨相控陣天線系統(tǒng)布設在戶外，元器件選用要考慮環(huán)境適應性較高的工業(yè)級芯片和器材。

波控單元的硬件實現(xiàn)采用10層PCB設計，包含6個布線層和4個內(nèi)電層，其中內(nèi)電層包含2個參考地。另外2個電源內(nèi)電層采用內(nèi)縮設計，遵循“20H原則”，即多層PCB中的電源層的尺寸必須比其地層的尺寸小20H，而H是這2層板間的垂直距離［4］。20H原則在適用條件下能夠降低EMI［5］。

元器件布局考慮數(shù)字電路和模擬電路的隔離，要注意高頻數(shù)字元件要遠離噪聲敏感的模擬元件，敏感模擬電路上方禁止布線等規(guī)則［6］。

3 軟件設計

波控單元的總體軟件架構示意圖如圖2所示。

圖2　波控單元總體軟件架構

MCU軟件主要完成解析網(wǎng)口收到的業(yè)務信息、控制指令，解出波控碼，通過外部存儲器接口輸出到FPGA中，匯總T/R組件的工況信息和告警信息，并通過網(wǎng)口上報等功能。在MCU軟件中，所有FPGA接口模塊的地址均使用預定義的方式進行聲明，使用預定義可以改進程序設計環(huán)境，提高編程效率［7］。

FPGA軟件主要完成T/R組件的接口模塊設計、監(jiān)控串口的接口模塊設計以及授時定時模塊設計等時序控制類任務。FPGA軟件完成波控單元對外連接、外部通信和定時控制等主要業(yè)務功能，F(xiàn)PGA程序設計需要劃分成一些獨立的模塊［8］，是波控單元軟件設計最重要的部分。

FPGA軟件使用System Verilog語言編程，采用接口方式簡化與MCU的時序關系，并統(tǒng)一FPGA內(nèi)部各模塊的接口。通過使用這種結構可以大大簡化大型復雜設計的建模和驗證，也可以為系統(tǒng)中每一個終端程序提供統(tǒng)一的接入方式，從而不需要對每一個終端程序進行接口的時序設計，節(jié)省了重復聲明端口的勞動時間，避免了當設計規(guī)范變動時對所有模塊的修改，從而有效預防了低級錯誤的產(chǎn)生［9］。

3.1 T/R組件接口模塊設計

T/R組件接口模塊的設計是整個波控單元設計的重點和關鍵所在，其設計質(zhì)量直接影響系統(tǒng)的工作效率和穩(wěn)定性。

由于全部射頻通道高達576個，如果用MCU依次模擬波控碼傳輸時序?qū)⒄加么罅康臅r間，影響系統(tǒng)性能。T/R組件接口模塊的功能是在MCU的控制下分發(fā)波控碼，將與T/R組件控制有關的時序操作全部放在FPGA中完成，如波控碼傳輸、指令傳輸和工況接收解析，并且提供一組寄存器供MCU訪問，從而達到控制T/R組件的功能。這就將單片機從時序模擬中解放出來，節(jié)省了大量的MCU占用時間，使得MCU可以將更多的時間用在計算、調(diào)度和數(shù)據(jù)處理上［10］。

T/R組件接口模塊在 2個 FPGA內(nèi)部共有48個實例，對應48個T/R組件。由于設計初始并不知道接口模塊與真實T/R組件的對應關系，所以在接口模塊設計時采用參數(shù)化設計，將接口模塊的編號參數(shù)化，將訪問地址與編號相關聯(lián)。編程使用參數(shù)可以提高程序的可讀性，也利于修改［11］。

T/R組件的接口模塊用來連接T/R組件的波控碼傳輸接口、四-十六譯碼器接口和異步串口。T/R組件的接口模塊原理框圖如圖3所示。

T/R組件接口模塊發(fā)送波控碼的工作步驟如下：

①MCU通過外部存儲器接口將12個通道總共32（其中27 bit有效）×12 bit的波控碼寫入FIFO；

②MCU通過外部存儲器接口通知SPI_Encoder模塊（CODE_READY），12個通道的波控碼已經(jīng)準備好；

③SPI_Encoder模塊清零CODE_TX_OK信號，使能四-十六譯碼器，首先選通通道0；

④SPI_Encoder模塊從FIFO中讀出32 bit數(shù)據(jù)，截取低27 bit有效波控碼，通過SPI接口按照時序發(fā)給T/R組件；

⑤SPI_Encoder模塊操作四-十六譯碼器，選通通道1，重復步驟④，然后再選通下一個通道；

⑥SPI_Encoder模塊完成全部波控碼發(fā)送后，關閉四-十六譯碼器，將SPI接口信號線置為空閑狀態(tài)，置位CODE_TX_OK信號，完成操作。

圖3　T/R組件接口模塊原理

T/R組件接口模塊還包含一個異步串口收發(fā)模塊，2根信號線TX和RX直接連接到T/R組件的異步串口上。其中，RX的部分接收來自T/R組件的數(shù)據(jù)信息，當有數(shù)據(jù)到達時，串口模塊能夠按照約定的接口格式進行解幀處理，將T/R組件上報的工況進行處理，提取出工況信息，并對其中的溫度信息進行字符到數(shù)據(jù)的轉(zhuǎn)換，存儲在寄存器中。完成解幀后，模塊會使能HAVE_RX_DATA信號。MCU會一直輪詢?nèi)縏/R組件接口模塊的Ctrl_reg寄存器，當發(fā)現(xiàn)某個HAVE_RX_DATA信號有效時，就會讀取該模塊的RX部分，獲得已經(jīng)完成數(shù)據(jù)轉(zhuǎn)換的T/R組件的工況信息。這樣將解幀的過程放在FPGA中進行，可以同時并行處理48個T/R組件的上報信息，大大節(jié)省了MCU的時間，不會影響其他重要流程的運行。

Ctrl_reg模塊是T/R組件接口模塊的控制/狀態(tài)寄存器，MCU通過寫這個寄存器來控制T/R組件接口模塊的全部行為，同時通過讀這個寄存器來了解T/R組件接口模塊的當前狀態(tài)。

SPI_Encoder模塊對外的信號線包括：讀FIFO數(shù)據(jù)的信號、SPI接口信號、與Ctrl_reg連接的信號和控制四-十六譯碼器的信號。

3.2 時間維護模塊設計

波控單元必須在本地維護一個與系統(tǒng)同步且穩(wěn)定準確的時間。波控單元通過與MCU的數(shù)據(jù)接口獲得時間信息，并引入系統(tǒng)的秒脈沖信號作為本地周內(nèi)秒更新的觸發(fā)信號，并通過分頻的方式在本地維護一個毫秒級時間，用做更準確的定時使用。

時間維護模塊包括授時/守時單元和毫秒時鐘產(chǎn)生單元2個主要部分。其中，授時/守時單元通過與MCU的接口獲得精確到秒的系統(tǒng)時間，使用系統(tǒng)分發(fā)的秒脈沖（1 pps）信號作為觸發(fā)信號進行守時，并輸出秒級系統(tǒng)時間。毫秒時鐘產(chǎn)生單元使用本地時鐘分頻產(chǎn)生1 000 pps的時鐘，用來毫秒計數(shù)，并輸出毫秒時間，同時使用系統(tǒng)分發(fā)的1 pps信號進行復位，防止分頻產(chǎn)生的時鐘積累與系統(tǒng)時鐘的誤差。

時間維護模塊接收一次系統(tǒng)授時后，能夠進行精確守時，為波控單元提供可靠的時間信息。

3.3 定時動作模塊設計

T/R組件需按照系統(tǒng)規(guī)定的收發(fā)時隙進行發(fā)射通道和接收通道的切換，切換過程包括邏輯通道切換和收發(fā)通道電源控制的切換，其切換過程需遵循一定的時序要求，若時序錯亂可能會造成通信中斷或射頻通道損壞的后果。如果收發(fā)通道切換過程中需更新波控碼，則更要設計可靠的時序來保證波控碼的及時更新。

定時動作模塊輸出4個信號：T信號代表發(fā)射通道的電源使能，R信號代表接收通道電源使能，T/R信號代表邏輯切換收發(fā)通道，DARY信號有效時使能新的波控碼。由于系統(tǒng)對收發(fā)通道的使能控制并不一定是“收、發(fā)、收、發(fā)”依次切換，而且T、R 和T/R信號必須在極短時間內(nèi)按照時序切換完成，且通常切換過程中都需要用DARY信號更新波控碼，所以要求定時動作模塊能夠緩存定時動作指令，并按時準確執(zhí)行。

一個健壯的程序應該對可能出現(xiàn)的異常情況進行防御性編程［12］。定時動作模塊的保護性設計使得T和R信號不可能同時有效，即T/R組件的發(fā)射、接收通道不可能同時打開，從而防止發(fā)射通道的信號灌入接收通道，造成組件損壞。

4 業(yè)務流程設計

以原理框圖的形式介紹波控單元在正式運行時主要用到的功能業(yè)務流程。

4.1 波控碼分發(fā)功能流程

波控單元能夠?qū)⒖刂朴嬎銠C下發(fā)的波控碼分發(fā)到每一個T/R組件。本功能是波控單元最主要的功能，單個T/R組件的波控碼分發(fā)流程設計如下：

①單片機解析波控碼指令，分離每個T/R組件的波控碼；

②將分離出的波控碼分別寫入FPGA中的T/R組件接口模塊，與真實的T/R組件相對應；

③啟動模塊發(fā)送功能，T/R組件接口模塊會自動將緩存的波控碼依次發(fā)給每個組件的12個通道中。

4.2 本機時刻維護功能流程

波控單元能夠在本地維護周、周內(nèi)秒和周內(nèi)毫秒。功能實現(xiàn)流程分為2個獨立的流程，周和周內(nèi)秒維護流程如圖4所示，使用系統(tǒng)提供的1 pps信號觸發(fā)更新。周內(nèi)毫秒維護流程如圖5所示，使用FPGA內(nèi)部的計數(shù)器計時更新，同時使用系統(tǒng)提供的1 pps信號對計數(shù)器復位，相當于每秒消除一次本地時鐘與系統(tǒng)時鐘的誤差，保證系統(tǒng)的計時精度。

圖4　周和周內(nèi)秒維護功能流程

圖5　周內(nèi)毫秒維護功能流程

4.3 波控碼傳輸校驗功能流程

波控單元能夠完成SPI接口的波控碼傳輸校驗功能，即發(fā)送完畢波控碼后，再讀取回來并做校驗。本功能用來檢驗波控碼傳輸通道的正確性，可對整個T/R組件陣列進行在線/離線的正確性驗證。

本功能實現(xiàn)流程設計如下：

①接到控制計算機指令，生成校驗用的波控碼；

②啟動波控碼分發(fā)功能流程，將波控碼分發(fā)給每個T/R組件的每個通道；

③控制波控碼傳輸接口的時鐘信號線繼續(xù)輸出時鐘，控制波控碼傳輸接口的數(shù)據(jù)信號線方向由輸出轉(zhuǎn)為輸入；

④接收從T/R組件傳回的波控碼，與生成的校驗波控碼進行比對；

⑤記錄比對結果并組幀上報給控制計算機。

5 系統(tǒng)集成

5.1 集成試驗

波控單元與T/R組件陣列按照系統(tǒng)接線圖進行連接，并與系統(tǒng)控制計算機通過網(wǎng)絡進行通信，接收波控碼和指令，回傳系統(tǒng)工況和指令應答。

T/R組件接收波控碼，按照波控碼內(nèi)的幅度、相位權值產(chǎn)生波束并發(fā)射。用儀器測得的數(shù)據(jù)恢復波束形狀如圖6所示。

圖6　波束恢復

5.2 結果分析

從圖6可看出，T/R組件正確執(zhí)行了波控碼規(guī)定的幅度和相位特性，生成了正確方向和大小的波束。

本文的研究內(nèi)容能夠?qū)⒉卮a數(shù)傳、工況上報和指令下達的功能高度集成在僅僅0.06 m2的印制板上，使得整套系統(tǒng)的體積大大減小，電纜數(shù)量銳減為原系統(tǒng)的1%，數(shù)據(jù)流程也大大簡化。

6 結束語

本文介紹了一個基于一種新型相控陣體制的波束控制單元設計方案和實例。該實例在ATmega128+EP4CE115（2片）+QuartusII9.1的平臺下調(diào)試通過，能夠滿足系統(tǒng)對波控碼傳輸?shù)臅r效性、正確性和可校驗性的要求。

本設計的核心模塊均為參數(shù)化設計，設計語言為C語言和System Verilog語言，均為通用的嵌入式設計語言，能夠方便地移植應用在其他相同體制的相控陣系統(tǒng)中。

［1］ 張宇馳.基于FPGA平臺的波控系統(tǒng)設計［D］.南京：南京理工大學，2012：3-4.

［2］ 鄭 清.相控陣雷達波控系統(tǒng)技術研究［J］.現(xiàn)代雷達，2006，28（4）：53-55.

［3］ 高云珠，王晟達.相控陣雷達波控系統(tǒng)研究［J］.控制系統(tǒng)，2008，24（4-1）：81-83.

［4］ 黃秋元，鄢 凱，王 斌，等.四層PCB板中20H規(guī)則的輻射分析［J］.武漢理工大學學報，2008，32（2）：244-247.

［5］ MONTROSE M.Analysis on the Effectiveness of the 20H Rule for Printed-circuit-board Layout to Reduce Edge-radiated Coupling［J］.Electromagnetic Compatibility，IEEE Transactions，2005，47（2）：227-233.

［6］ 任騰龍.低功耗模數(shù)混合集成技術研究與設計實例［D］.上海：復旦大學，2010：18-19.

［7］ 譚浩強.C程序設計（第2版）［M］.北京：清華大學出版社，1999：186-187.

［8］ SMITH D R，F(xiàn)RANZON P D.面向數(shù)字系統(tǒng)綜合的Verilog編碼風格［M］.湯華蓮，田 澤，譯.西安：西安電子科技大學出版社，2007：119.

［9］ SUTHERLAND S，DAVIDMANN S，F(xiàn)LAKE P.System Verilog硬件設計及建模［M］.于敦山，何 進，韓 臨，等，譯.北京：科學出版社，2007：209-240.

［10］馬英昌，高東博.基于System Verilog的接口模塊化設計方法［J］.無線電通信技術，2013，39（5）：51-54.

［11］王 偉.Verilog HDL程序設計與應用［M］.北京：人民郵電出版社，2005：87-89.

［12］KOENIG A.C陷阱與缺陷［M］.高 巍，譯.北京：人民郵電出版社，2008：124-126.

Design of a Beam Steering Unit Based on BGNSS Phased Array System

GAO Dong-bo
（The 54th Research Institute of CETC，Shijiazhuang Hebei 050081，China）

The beam steering unit for a phased array system is designed，which includes the PCB layout，the chip selection and the built-in software architecture of FPGA and MCU.The research focuses on the design of FPGA modules，such as T/R module interface and action timer.The main flow chart of this beam steering unit and the whole design and application scheme are presented.The test result indicates that the beam steering unit based on this scheme satisfies the transmission requirement of the phased array system.

beam steering unit；phased array；T/R module interface；modularization design

TP322

A

1003-3106（2016）05-0049-04

10.3969/j.issn.1003-3106.2016.05.13

2016-01-02

高東博 男，（1984—），工程師。主要研究方向：衛(wèi)星導航應用、數(shù)字信號處理。