軟件輔助教學在數字集成電路教學中的應用

劉威

摘要：偽邏輯電路是數字集成電路設計教學中的難點。偽PMOS邏輯電路的輸出一般會連接反相器進行電平調整，但是輸出反相器的存在也帶來了靜態功耗的問題，需要引入電平拉升電路進行電平的補償。電平拉升實現了輸出高電平接近電源電壓Vdd，但是也帶來了新的問題，就是存在無法翻轉到低電平的可能，需要仔細地設計電路中每個元件的尺寸，來實現邏輯的正確。

關鍵詞：數字集成電路；PSPICE；反相器

中圖分類號：G642.0 文獻標志碼：A 文章編號：1674-9324（2016）38-0033-02

引言：

偽邏輯數字電路是數字集成電路課程教學中的重要部分[1-4]。由于偽PMOS邏輯電路的分析極為復雜，其涉及到反饋電路、有比電路以及各個元件之間的相互影響，在教學的時候不易掌握。老師找不到很好的方法來進行教學，學生聽起來也是摸不著頭腦。PSPICE軟件的引入為偽邏輯數字電路的講解提供了一個極為有效的輔助手段，其能夠給出清晰的物理圖像，讓學生對電路各個部分的瞬態特性、中間態等特性有清楚的了解，從而幫助學生高效地進行電路的學習。

一、數字集成電路的PSPICE模擬實例

本文以數字集成電路課程中的偽PMOS邏輯電路為例，介紹如何利用PSPICE軟件建立相應的仿真電路，并進行靜態和瞬態仿真，查看仿真波形，并對結果進行分析。

1.偽PMOS邏輯電路原理。偽PMOS技術構建的反相器邏輯電路如下圖1（a）所示：

當輸入信號Vin為高電平并且等于Vdd時，PMOS關斷，NMOS管導通。此時在Vx和接地點之間存在一個直接通路，形成一個穩定的低電平輸出。相反，當輸入電壓為低電平（0V）的時候，NMOS和PMOS導通都導通。在Vdd和Vx之間存在一個電壓分壓，產生了一個高電平的輸出電壓。這個電路具有反向邏輯的功能。和CMOS邏輯不同，偽PMOS邏輯只有上拉網絡，沒有下拉網絡。這樣可以減少使用晶體管的數量。

2.電路原理圖繪制。PSPICE軟件使用Capture CIS進行電路原理圖的繪制。Capture CIS窗口截圖如圖2所示。

在Capture CIS的窗口自上而下分別為菜單欄、仿真欄和原理圖編輯窗口，窗口的右側是電路元件選擇欄；其中各個元器件調用時通過點擊電路元件選擇欄里的Place Part按鈕來實現。在Place Part打開元器件庫以后，可以手動添加各種不同的電子元件。各大電子元器件公司都提供了支持PSPICE的元件庫，可以到各大電子元器件公司的主頁上下載。

二、數字集成電路的PSPICE模擬實例

1.偽PMOS邏輯的電壓傳輸特性。本文采用0.25微米工藝參數進行器件模擬。根據工藝參數的要求，在普通數字集成電路的設計中，NMOS一般做最小尺寸設計，也就是NMOS溝道長度Ln=0.25微米，最小溝道寬度Wn一般為最小溝道長度的1.5倍，所以最小溝道寬度Wn=0.375微米。PMOS溝道長度一般也為工藝最小值Lp=0.25微米，這樣進行偽PMOS反相器設計的時候，只需要調整PMOS溝道的寬度Wp的大小，這樣設計變量大大減小，降低了設計的復雜度。

圖3是對偽PMOS邏輯反相器的電壓傳輸特性仿真。圖3中標記a、b、c分別對應于PMOS溝道寬度Wp為1.125微米、2.5微米、3.625微米。從圖中可以看到：當PMOS溝道寬度Wp小于2.5微米時，輸出高電平迅速下降。

可以看到一個偽PMOS邏輯電路存在高電平達不到Vdd的問題。經過多級邏輯的串聯，輸出高電平信號將逐漸降低。這會導致芯片內部邏輯錯誤的出現，是不允許出現的。因而必須在兩個偽PMOS邏輯電路之間插入一個CMOS反相器來進行電平信號再生。但是也引入了靜態功耗和噪聲容限降低的問題。

2.偽PMOS反相器的瞬態仿真。圖4的瞬態響應表示一個PMOS正在對輸出電容充電。假設節點X開始為0V。我們觀察到輸出開始時充電很快，但在瞬態過程快結束時卻很慢。圖4中標記a、b、c的曲線分別對應于PMOS溝道寬度Wp為0.75微米、1.125微米、1.875微米。從圖中可以看到，隨著晶體管尺寸的減少，晶體管等效電阻增加，從而導致X節點的輸出高電平迅速降低，這容易導致邏輯錯誤的出現。

3.偽PMOS反相器的電平拉升。解決電壓下降的方法是使用電平拉升電路（圖1b部分電路），這是把一個PMOS（Mr）連入反饋電路中。PMOS器件的柵極連接到反相器的輸出端，他的漏極連接反相器的輸入端，而源極和電源Vdd相連接。假設節點X為0V。如果輸入Vin從Vdd翻轉到0，Mp只將節點X充電到比閾值電壓Vm高的電壓水平。然而這足以把反相器的輸出切換到低電平，使得反饋器件Mr導通，從而使得節點X和電源Vdd連接。這就大大降低了反相器中的靜態功耗。

這在圖5中得到證實，圖中顯示了Mn尺寸固定瞬態響應隨著Mr尺寸變化的情況。上半部分是輸入梯形信號Vin的波形圖，下半部分是輸出信號Vx的波形圖。圖5中標記a、b、c的曲線分別對應于Mr溝道寬度Wp為0.75微米、1.125微米、1.875微米。通過對不同Mr溝道寬度的偽PMOS反相器瞬態特性分析，可以找到最合適的工藝尺寸。從圖中可以看到，當Mr的寬度大于1.125微米的時候，下拉Mn無法有效地將電平拉下來，從而節點X的電平被鎖定在一個中間電平值，從而導致邏輯錯誤。

三、結語

本文介紹了PSPICE軟件在數字電路教學中的應用。在Capture CIS中建立了偽邏輯反相器電路，并利用PSPICE軟件分析了PMOS溝道寬度對電壓傳輸特性和延遲特性的影響，展示了PSPICE軟件的強大功能。

本人在數字集成電路的教學中引入了PSPICE軟件以后，效果非常顯著。學生上課的積極性高漲，教學效果大大提高。

參考文獻：

[1]JanM Rabaey，等.數字集成電路[M].第二版.周潤德，等，譯.北京：電子工業出版社，2010.

[2]Sung-Mo Kang，等.CMOS數字集成電路[M].北京：電子工業出版社，2015.

[3]李廣軍.數字集成電路與系統設計[M].北京：電子工業出版社，2015.

[4]John E.Ayers.數字集成電路分析與設計[M].北京：電子工業出版社，2013.