無(wú)人機(jī)圖像壓縮與實(shí)時(shí)傳輸系統(tǒng)設(shè)計(jì)

高澤軍，魏本杰，許 睿

（1.中國(guó)科學(xué)院國(guó)家空間科學(xué)中心 北京 100190；2.中國(guó)科學(xué)院大學(xué) 北京100043）

無(wú)人機(jī)圖像壓縮與實(shí)時(shí)傳輸系統(tǒng)設(shè)計(jì)

高澤軍1，2，魏本杰1，許 睿1，2

（1.中國(guó)科學(xué)院國(guó)家空間科學(xué)中心 北京 100190；2.中國(guó)科學(xué)院大學(xué) 北京100043）

為滿足無(wú)人機(jī)航拍圖像傳輸對(duì)輸入碼率、壓縮率、復(fù)雜程度、分辨率大小、數(shù)據(jù)傳輸實(shí)時(shí)性等諸多方面的要求，此設(shè)計(jì)致力于研究一套基于FPGA+兩片ADV212+兩片SDRAM為架構(gòu)的高性能無(wú)人機(jī)圖像壓縮與實(shí)時(shí)傳輸系統(tǒng)。系統(tǒng)采集圖像的原始數(shù)據(jù)通過(guò)FPGA控制進(jìn)入緩存，之后再由FPGA控制分別進(jìn)入兩片高速壓縮芯片ADV212。兩片ADV212同時(shí)進(jìn)行壓縮工作，可以極大提高數(shù)據(jù)的壓縮與傳輸速率。同時(shí)，兩片SDRAM作為系統(tǒng)的數(shù)據(jù)緩存，數(shù)據(jù)傳輸過(guò)程中的可靠性也可以得到保證。實(shí)驗(yàn)結(jié)果表明，此系統(tǒng)確保了圖像實(shí)時(shí)傳輸?shù)母哔|(zhì)量，具有良好的工程可操作性和應(yīng)用價(jià)值。

圖像壓縮；系統(tǒng)架構(gòu)；ADV212芯片；實(shí)時(shí)傳輸；JPEG2000標(biāo)準(zhǔn)

近些年來(lái)，隨著無(wú)人機(jī)技術(shù)的不斷發(fā)展，其已經(jīng)應(yīng)用到軍事和環(huán)境監(jiān)察等諸多領(lǐng)域［1］。此外，無(wú)人機(jī)的有效載荷內(nèi)通常會(huì)裝有很多成像設(shè)施，這主要用來(lái)及時(shí)獲取各類(lèi)圖像信息。另外，由于無(wú)人機(jī)系統(tǒng)的信息下行信道帶寬通常較短，故信息的傳輸速度往往在很大程度上落后于獲得圖像的速度，如果無(wú)人機(jī)采集的圖像數(shù)據(jù)沒(méi)有經(jīng)過(guò)壓縮處理就直接傳輸給地面接收站，就會(huì)要求發(fā)射機(jī)能夠傳送大量的數(shù)據(jù)，并且會(huì)占用龐大的信息通道。

結(jié)合具體的項(xiàng)目進(jìn)行分析發(fā)現(xiàn)，僅采取提升存儲(chǔ)器容量或提升信道傳輸率的措施并不能夠?qū)崿F(xiàn)對(duì)以上問(wèn)題的完善解決［2］。而利用數(shù)據(jù)壓縮方法以減少獲取的信息量，則能夠更加完美的應(yīng)對(duì)這個(gè)問(wèn)題：既能夠減小所需存儲(chǔ)器的容量，這在很大程度上縮小了系統(tǒng)實(shí)物的體積也降低實(shí)際項(xiàng)目的應(yīng)用成本，而且又能大量降低傳輸數(shù)據(jù)量從而達(dá)到提高傳輸效率的效果。

針對(duì)上述的需求研究，本篇文章以此為基礎(chǔ)設(shè)計(jì)了一套以JPEG2000編碼芯片——ADV212為主的圖像壓縮處理系統(tǒng)，并且充分利用SDARM以及FPGA有關(guān)芯片的技術(shù)手段來(lái)加強(qiáng)其數(shù)據(jù)壓縮的穩(wěn)定性、可靠性，并大大提高其傳輸速率等各方面性能。此系統(tǒng)的關(guān)鍵芯片是ADV212，將SDRAM當(dāng)作數(shù)據(jù)傳輸?shù)木彺妫⑼ㄟ^(guò)FPGA對(duì)圖像序列進(jìn)行幀組處理，通過(guò)FPGA實(shí)現(xiàn)對(duì)ADV212的配置和數(shù)據(jù)流管理。為了防止告訴傳輸過(guò)程中出現(xiàn)錯(cuò)誤而導(dǎo)致數(shù)據(jù)流失，本設(shè)計(jì)使用兩片SDRAM作為數(shù)據(jù)傳輸過(guò)程中的緩存，有效地保證了傳輸過(guò)程中的數(shù)據(jù)可靠性［3］。

該系統(tǒng)有著十分快的圖像壓縮速度，壓縮比也是比較高的，同時(shí)可以根據(jù)規(guī)定的比例進(jìn)行壓縮處理，還具有功耗低，穩(wěn)定性強(qiáng)的優(yōu)勢(shì)，能夠完美應(yīng)對(duì)無(wú)人機(jī)圖像對(duì)壓縮比、壓縮和傳送的及時(shí)性等方面的要求。

1 系統(tǒng)的總體需求分析

根據(jù)實(shí)際的項(xiàng)目具體需求的提高，本設(shè)計(jì)對(duì)該項(xiàng)目中的無(wú)人機(jī)圖像壓縮與傳輸部分的總體技術(shù)指標(biāo)分析如下：

1）處理圖像的系統(tǒng)對(duì)于數(shù)據(jù)的傳送速度、數(shù)據(jù)之間交換的穩(wěn)定性的要求也是日益增加，這就急需一個(gè)比較統(tǒng)一的規(guī)定來(lái)保證不同的圖像采集卡與相機(jī)之間的兼容性。CameraLink不但能夠保證圖像采集卡與相機(jī)在高速傳送下的強(qiáng)穩(wěn)定性，同時(shí)在很大程度上減少了客戶的研發(fā)成本［4］。CameraLink這個(gè)接口利用低差分的信號(hào)準(zhǔn)則實(shí)施信息輸送，相較于傳統(tǒng)接口，具有輸送快、功耗低、不易被擾等優(yōu)勢(shì)。

2）本設(shè)計(jì)服務(wù)的具體項(xiàng)目的任務(wù)特征是相機(jī)拍攝的圖像視野廣，幀頻比較低，并且圖像是運(yùn)用到高空偵察上，所以要對(duì)適用于該項(xiàng)目的壓縮圖像規(guī)定進(jìn)行論證與選擇。通過(guò)諸多分析，最終決定選取JPEG2000準(zhǔn)則作為此次設(shè)計(jì)的圖像壓縮準(zhǔn)則。

3）相機(jī)采集圖像尺寸為10 M像素，每秒6幀，8 bit，則輸入速率為480Mbps；圖像壓縮芯片數(shù)據(jù)串行輸出碼速率為4 Mbps；這就要求數(shù)據(jù)壓縮以及傳輸?shù)臅r(shí)間要保證在1秒/幅，壓縮數(shù)據(jù)串行輸出的碼率不應(yīng)該低于4Mbps；為了能夠確保原始圖像進(jìn)行傳送，串行輸出的速率不應(yīng)該低于360Mbps［5］；根據(jù)項(xiàng)目的實(shí)際需求，要求恢復(fù)圖像與編碼圖像無(wú)明顯差異，計(jì)算可以得出結(jié)論，本設(shè)計(jì)的壓縮比不能少于25倍。

本設(shè)計(jì)主要針對(duì)是實(shí)際工程項(xiàng)目的具體應(yīng)用，因此，本設(shè)計(jì)實(shí)現(xiàn)的系統(tǒng)能夠滿足以下幾點(diǎn)基本要求：

1）采用JPEG2000標(biāo)準(zhǔn)的圖像壓縮算法并采取專(zhuān)業(yè)壓縮芯片以硬件方式實(shí)現(xiàn)，在經(jīng)歷壓縮與傳送之后能保證較好的質(zhì)量；

2）系統(tǒng)對(duì)于圖像進(jìn)行壓縮和傳輸處理的速度是很快的，壓縮后的傳輸速率完全可以跟上原始數(shù)據(jù)的采集輸入速率；

3）在一定程度上可以對(duì)壓縮比進(jìn)行合理的調(diào)節(jié)；

4）簡(jiǎn)易的接口，使得系統(tǒng)能夠適用于不同的工作平臺(tái)。

2 系統(tǒng)的總體架構(gòu)設(shè)計(jì)

根據(jù)我們對(duì)國(guó)內(nèi)外JPEG2000壓縮方法的詳細(xì)調(diào)查與研究，研究表明能夠?qū)崿F(xiàn)該算法的方式主要有以下3個(gè)：

1）基于DSP的壓縮算法編程實(shí)現(xiàn)方式；

2）基于FPGA的壓縮算法邏輯設(shè)計(jì)實(shí)現(xiàn)方式；

3）基于專(zhuān)業(yè)壓縮芯片的實(shí)現(xiàn)方式。

但是依據(jù)當(dāng)前的研究情況而言，JPEG2000壓縮算法十分繁瑣，所以，無(wú)論在DSP中設(shè)計(jì)者可以避免繁瑣的底層邏輯時(shí)序問(wèn)題，或選擇把JPEG2000壓縮準(zhǔn)則完全復(fù)制到PFGA上來(lái)，能夠極大的增加并行處理的速度，然而目前的這兩種技術(shù)還不夠成熟，算法的工作穩(wěn)定性也不高，壓縮效果不是很理想，很容易出現(xiàn)問(wèn)題，十分不利于無(wú)人機(jī)的高空偵察作業(yè)。

綜合利弊，我們直接采用趨于完善的JEPG2000專(zhuān)業(yè)壓縮芯片，客戶需要自己去研發(fā)底層的邏輯系統(tǒng)，或者去處理復(fù)雜繁瑣的壓縮算法的邏輯設(shè)計(jì)實(shí)現(xiàn)難題，設(shè)計(jì)者僅僅只要考慮壓縮芯片的參數(shù)配置來(lái)運(yùn)用有關(guān)的功能即可。采用這種類(lèi)型的壓縮芯片的優(yōu)點(diǎn)就是技術(shù)相當(dāng)成熟，較好的壓縮性能，比較穩(wěn)定的工作，另外還具有良好的可操作性。

圖像壓縮模塊是本系統(tǒng)的核心設(shè)計(jì)環(huán)節(jié)，通過(guò)對(duì)ADV212和SDRAM的設(shè)計(jì)，F(xiàn)PGA等芯片共同工作的系統(tǒng)電路的實(shí)踐。在FPGA的控制邏輯是由壓縮的圖像壓縮模塊完成，并與外圍電路的通信是通過(guò)模塊實(shí)現(xiàn)。圖像壓縮模塊用于接收原始圖像數(shù)據(jù)，將圖像和數(shù)據(jù)的參數(shù)進(jìn)行分離，然后將圖像分為塊，然后按照預(yù)定的格式將壓縮碼流包裝。

所設(shè)計(jì)的壓縮圖像系統(tǒng)的原理框圖如圖1所示，其電路主要由以下幾部分組成：2片ADV212壓縮芯片，1片F(xiàn)PGA，1片晶振，2片SDRAM，1片同步422串口芯片，3片LDO電源轉(zhuǎn)換芯片，1片LVDS串口芯片，還有其他TTL與LVDS電平轉(zhuǎn)換芯片等。

圖1 圖像壓縮傳輸設(shè)計(jì)原理圖

3 壓縮模塊的傳輸設(shè)計(jì)

1）Cam link相關(guān)硬件電路設(shè)計(jì)

相機(jī)的CameraLink訊號(hào)基本包含了高速相機(jī)管控訊號(hào)、低速串行通信訊號(hào)、高速視頻訊號(hào)3種訊號(hào)。此外，通常情況下，電源并不存在CameraLink連接器內(nèi)，在電源方面，往往會(huì)配置專(zhuān)門(mén)的電源接口。2組LVDS訊號(hào)均當(dāng)作圖像收集設(shè)備與相機(jī)之間的異步通信訊號(hào)。

此設(shè)計(jì)中的串口通信部分包括SerTC與SerTFG兩組信號(hào)，他們通過(guò)電平轉(zhuǎn)換芯片與圖像采集模塊電路實(shí)現(xiàn)異步通信。這兩組信號(hào)傳輸速度最低為9600bps，主要實(shí)現(xiàn)了從圖像采集電路模塊的指令信息傳輸?shù)较鄼C(jī)和反饋信息，從攝像頭圖像采集模塊。

硬件電路如圖2：相機(jī)使用MDR26實(shí)現(xiàn)圖像采集卡的接口和LVDS電平轉(zhuǎn)換接口電路，包括4對(duì)LVDS攝像頭數(shù)據(jù)信號(hào)的信號(hào)，1對(duì)LVDS相機(jī)時(shí)鐘信號(hào)，2雙攝像頭和串行通信信號(hào)；FPGA的水平轉(zhuǎn)換電路和LVDS接口，主要的信號(hào)是24 TTL電平數(shù)據(jù)信號(hào)，4個(gè)TTL電平數(shù)據(jù)控制信號(hào)，4TTL電平控制信號(hào)相機(jī)和2 TTL電平的串行通信信號(hào)［6］。在串口通信模塊內(nèi)，驅(qū)動(dòng)器方面主要運(yùn)用的是SN65LVDS048APW，其把通過(guò)相機(jī)獲取的SerTC LVDS訊號(hào)變換成TTL訊號(hào)并傳送到串口。采用驅(qū)動(dòng)芯片SN64LVDS047PW作為接收器將來(lái)自串口的SerTFG TTL信號(hào)轉(zhuǎn)變?yōu)長(zhǎng)VDS信號(hào)，并且傳送給相機(jī)。相機(jī)的控制環(huán)節(jié)運(yùn)用驅(qū)動(dòng)芯片SN64LVDS047PW來(lái)當(dāng)做一個(gè)接收器，它能夠接收從串口的四組TTL相機(jī)發(fā)出的控制信號(hào)CC1、CC2、CC3、CC4，并且把它們轉(zhuǎn)化為L(zhǎng)VDS信號(hào)，在一定程度上對(duì)相機(jī)實(shí)行控制。

圖2 CameraLink接口構(gòu)造圖

來(lái)自于相機(jī)的4組LVDS數(shù)據(jù)信號(hào)與一組LVDS時(shí)鐘信號(hào)在LVDS轉(zhuǎn)換芯片的驅(qū)動(dòng)下轉(zhuǎn)換成為24位數(shù)據(jù)信號(hào)從CAMLINKO一直到CAMLINK23，相機(jī)的時(shí)鐘信號(hào)CAMLINKIN_CLK以及4位相機(jī)數(shù)據(jù)的控制信號(hào)FVAL，DVAL，LVAL，SPARE。以上的這些控制信號(hào)都是十分有效的。輸出的像素?cái)?shù)據(jù)位依據(jù)不一樣的規(guī)定會(huì)有不一樣的位數(shù)，選用德州儀器的SN65LVDS94當(dāng)作主芯片以達(dá)到LVDS轉(zhuǎn)換的目的。

2）ADV212圖像壓縮

ADV212是一個(gè)以JPEG2000標(biāo)準(zhǔn)為基礎(chǔ)的的專(zhuān)用編解碼芯片，適合靜止圖片與視頻的壓縮處理時(shí)使用。ADV212的功耗相比同類(lèi)型的芯片ADV202至少降低了30%［7］。通過(guò)不同的內(nèi)部寄存器配置，ADV212可以在多種模式下工作，適合不同系統(tǒng)對(duì)壓縮模式的需求。

該系統(tǒng)由FPGA控制兩片ADV212。圖像數(shù)據(jù)壓縮為ADV212。壓縮后，該塊的參數(shù)被存儲(chǔ)在緩沖區(qū)中。由此，此次設(shè)計(jì)采用ADV212用于實(shí)現(xiàn)壓縮的圖像與JPEG2000算法一致，該芯片是實(shí)現(xiàn)此配置的主要芯片。

3）FPGA控制

本設(shè)計(jì)選擇Actel公司的A3P1000芯片，這款芯片具有可達(dá)350 MHz的工作主頻，極快的I/O響應(yīng)速度（＜100 ns），700 Mbps的DDR，高速的運(yùn)行能夠效果能夠完成本系統(tǒng)對(duì)于實(shí)時(shí)傳輸?shù)囊?。另外，這款芯片擁有足夠多的I/O口數(shù)量，完全能夠滿足本系統(tǒng)對(duì)兩片ADV212、CameraLink電平轉(zhuǎn)換以及其他外設(shè)對(duì)于數(shù)據(jù)傳輸或者芯片控制的要求。

FPGA是此系統(tǒng)的核心處理芯片，主要任務(wù)就是與外界的其余電路之間進(jìn)行一個(gè)互相之間的通信，同時(shí)也負(fù)責(zé)處理交織、RS編碼、復(fù)接問(wèn)題，最后將數(shù)據(jù)打包［8］，碼流傳輸給發(fā)射機(jī)，或者，我們也可以將數(shù)據(jù)存儲(chǔ)入SD卡，以便無(wú)人機(jī)返回后地面人員取出存儲(chǔ)數(shù)據(jù)進(jìn)行再次觀察。

4）SDRAM圖像緩存

本項(xiàng)目采用的高速圖像數(shù)據(jù)采集模塊產(chǎn)生的圖像原始數(shù)據(jù)量相當(dāng)可觀，要做到實(shí)時(shí)傳輸，那它就對(duì)傳輸速率、緩存的空間做出了很強(qiáng)的要求。為了能夠確保圖像數(shù)據(jù)的可信性以及存儲(chǔ)時(shí)的高穩(wěn)定性，同時(shí)也能滿足不同時(shí)鐘域之間相互的數(shù)據(jù)輸送，本設(shè)計(jì)選擇了ISSI公司的大小為256Mb的SDRAM芯片IS42S16160G作為圖像數(shù)據(jù)傳輸過(guò)程中的中間緩存。通過(guò)FPGA來(lái)實(shí)現(xiàn)對(duì)SDRAM的控制，實(shí)現(xiàn)原始圖像數(shù)據(jù)與SDRAM之間的傳入傳出。

圖像壓縮模塊通過(guò)FPGA控制SDRAM的讀寫(xiě)，下行圖像數(shù)據(jù)緩沖兩SDRAM，然后根據(jù)ADV212芯片輸入數(shù)據(jù)量的圖像子塊，然后讀取圖像的FPGA芯片的高速緩存，等待做圖像壓縮處理。SDRAM用于緩存每個(gè)圖像數(shù)據(jù)，從而能夠確保圖像數(shù)據(jù)的不丟失。

4 數(shù)據(jù)傳輸特點(diǎn)

圖3是上位機(jī)從SD卡讀取的數(shù)據(jù)包內(nèi)容，上位機(jī)通過(guò)相關(guān)軟件，可以將數(shù)據(jù)包恢復(fù)成圖像。

圖3 上位機(jī)接收數(shù)據(jù)圖

在上圖中，左邊一列是數(shù)據(jù)地址，右邊部分是數(shù)據(jù)具體內(nèi)容。E225是本單位數(shù)據(jù)包固定包頭，隨后是24位時(shí)間碼，另外由描述設(shè)備狀態(tài)、緩存區(qū)域大小、數(shù)據(jù)與類(lèi)型、包序號(hào)、長(zhǎng)度域大小、數(shù)據(jù)域長(zhǎng)度和校檢域大小的相關(guān)字節(jié)共同組成一個(gè)數(shù)據(jù)包。

5 實(shí)際圖像處理

圖4是攝像頭從高空拍攝的圖像源圖，圖像采集板將處理后的數(shù)據(jù)存儲(chǔ)在SD卡中，上位機(jī)通過(guò)軟件讀取相應(yīng)數(shù)據(jù)進(jìn)行處理，之后還原圖像如圖5所示。由圖4、圖5對(duì)比可知，在測(cè)試條件較好，比如天氣晴朗，光線充足，可見(jiàn)度較高的情況下，圖像恢復(fù)基本無(wú)損，恢復(fù)圖像也較為清晰。圖6是在可見(jiàn)度相對(duì)較差的情況下，在同一地點(diǎn)、同一高度拍攝相同圖像的情況下，由同一攝像頭拍攝之后的恢復(fù)圖像。由此可見(jiàn)，圖像采集環(huán)境對(duì)此系統(tǒng)還是有很大影響的。

圖4 高空拍攝圖像源圖

圖5 高空拍攝圖像處理后

圖6 可見(jiàn)度低下拍攝后的處理圖像

6 結(jié) 論

目前本設(shè)計(jì)中使用了兩片ADV212芯片共同工作的方式，來(lái)加強(qiáng)系統(tǒng)對(duì)硬件資源的要求，但是受系統(tǒng)的一些實(shí)際狀況的限制，此次所設(shè)計(jì)的系統(tǒng)還是有一些不足與缺點(diǎn)，比如：因?yàn)锳DV212芯片自身處理狀況的約束，在其工作過(guò)程中一次性處理的圖像的尺寸有一定的限制等問(wèn)題。今后的設(shè)計(jì)在實(shí)際項(xiàng)目應(yīng)用中可以進(jìn)一步運(yùn)用更多的片性能更優(yōu)的專(zhuān)業(yè)壓縮芯片共同工作或者更優(yōu)秀的壓縮架構(gòu)設(shè)計(jì)來(lái)達(dá)到無(wú)人機(jī)圖像的實(shí)時(shí)壓縮與傳輸?shù)哪康摹?/p>

另外，如果無(wú)人機(jī)上的成像設(shè)備采集數(shù)據(jù)量過(guò)大，對(duì)數(shù)據(jù)下行速率提出更高要求，并導(dǎo)致數(shù)據(jù)壓縮與傳輸速率跟不上相機(jī)采集數(shù)據(jù)的速度［9］，本設(shè)計(jì)的架構(gòu)也需要適當(dāng)優(yōu)化，比如可以考慮加入DSP，來(lái)進(jìn)一步加速數(shù)據(jù)處理能力。這些問(wèn)題都是今后系統(tǒng)設(shè)計(jì)中需要思考解決的問(wèn)題。

與此同時(shí)，此次設(shè)計(jì)的系統(tǒng)對(duì)于系統(tǒng)工作環(huán)境以及圖像采集場(chǎng)景之間的適應(yīng)能力方面還有許多急需完善的地方:我們?cè)诟呖张臄z圖片會(huì)受到天氣、光線強(qiáng)弱、可見(jiàn)度高低和攝像頭質(zhì)量等相關(guān)因素的影響，陰天、霧霾、光線不足等環(huán)境因素都會(huì)導(dǎo)致我們的圖片處理能力受到明顯影響，這一點(diǎn)在上述文章中已經(jīng)闡明。以上這些此設(shè)計(jì)的缺點(diǎn)都是以后急需進(jìn)一步改良的方面。

［1］于巍巍，馬曉東，孫娟，等.基于多片ADV212芯片的圖像壓縮系統(tǒng)設(shè)計(jì)［J］.空間電子技術(shù)，2005（23）：15-19.

［2］朱珂.基于JPEG2000的靜態(tài)圖像壓縮算法及VLSI實(shí)現(xiàn)的結(jié)構(gòu)研究［D］.上海:復(fù)旦大學(xué)圖書(shū)館，2004.

［3］鄭成林，龔俊斌，劉福學(xué)，等.基于ADV202的無(wú)人機(jī)序列圖像壓縮系統(tǒng)設(shè)計(jì)［J］.計(jì)算機(jī)與數(shù)字工程，2010（17）:22-27.

［4］楊俊，魯新平.基于ADV212芯片的視頻壓縮系統(tǒng)應(yīng)用設(shè)計(jì)技術(shù)［J］.微處理機(jī)，2010（4）:119-122.

［5］陳根亮.一種基于FPGA的線陣紅外圖像采集與顯示系統(tǒng)［D］.合肥：合肥工業(yè)大學(xué)，2013.

［6］陳根亮.一種基于FPGA的線陣紅外圖像采集與顯示系統(tǒng):［D］.合肥：合肥工業(yè)大學(xué)，2013.

［7］李天文，趙磊.圖像采集系統(tǒng)的Camera Link標(biāo)準(zhǔn)接口［J］.單片機(jī)與嵌入式系統(tǒng)，2012（17）:31-52.

［8］周云端，何志勇，趙瑞國(guó).基于遺傳算法的加速度控制PID參數(shù)自整定研究［J］.火箭推進(jìn)，2012（4）：68-71.

［9］李丹，王旭紅，李向前，等.基于控制參數(shù)調(diào)整的容性逆變器容性深度研究［J］.供用電，2015（9）：63-68.

Design of system of unmanned aerial vehicles image com pression and real time transfer

GAO Ze-jun1，2，WEIBen-jie1，XU Rui1，2
（1.National Space Science Center，CAS，Beijing 100089，China；2.University of Chinese Academy of Sciences，Beijing 100043，China）

To satisfy requirements of code rate，compression ratio，complexity，resolution ratio，instantaneity of image transmission and input during aerial photographing，this thesis works on designing an effective system of unmanned aerial vehicles image compression and real time transfer which is based on the FPGA，two slices of ADV212 and two slices of SDRAM.In this system，original data of imageswill be transferred into cache，and then transferred into two slices of highspeed compressing chips，ADV212.Two slices of compressing chipswill compress data simultaneously，which willenhances compressing and transmission speed.Experimental results show，two slicesof SDRAM willbe the data-cachingmechanism of system，which will guarantee the reliability during transmitting procedure.With favorablemaneuverability and application value，thisdesign guarantees the high quality of images during real-time transfer.

image compression；system architecture；ADV212 Chip；real time transmission；JPEG2000 standard

TP335.3

A

1674－6236（2016）20-0186-04

2015-10-29 稿件編號(hào)：201510225

高澤軍（1991—），男，江蘇江陰人，碩士研究生。研究方向：ARM計(jì)算機(jī)的航天應(yīng)用。