一種帶有失調消除電路的帶隙基準設計

許圣全，張　帥

（1.西安電子科技大學，西安 710071；2.中國電子科技集團公司第32研究所，上海 200233）

一種帶有失調消除電路的帶隙基準設計

許圣全1,2，張帥2

（1.西安電子科技大學，西安 710071；2.中國電子科技集團公司第32研究所，上海 200233）

設計一種帶有消除失調電壓的帶隙基準源。采用NEC的0.35 μm 2P2M標準CMOS工藝，在Cadence Spectre環境下進行設計和仿真。該電路比傳統的帶隙基準電路具有更高的精度和穩定性。帶隙基準的輸出電壓為1.274 V，在3～6 V的電源電壓范圍內基準電壓隨輸入電壓的最大偏移為0.4 mV；在-55～125℃的溫度范圍內，基準電壓隨溫度的變化為4 mV，產生的偏置電流基本上不受電源電壓的影響，而與溫度成線性關系。該電路以增加芯片功耗和面積為代價，消除失調電壓對電路的影響。基準電壓電源抑制比可達到85 dB。

帶隙基準；失調電壓；電源抑制比；溫度系數；CMOS

1　引言

基準電壓源是模擬集成電路中一個非常重要的單元模塊。它可以在不同溫度及電源電壓變化的環境中提供比較穩定的參考電壓，因此廣泛應用于各種模擬集成電路中，例如鎖相環（PLL）、A/D或D/A轉換器、高精度比較器等等。基準電壓源的精度直接決定了整個系統的精度。

帶隙基準電路（bandgap reference circuit）是目前普遍使用的基準電壓產生電路。由于帶隙基準電壓源能夠實現高電源抑制比和低溫度系數，我們就能得到低溫漂的輸出電壓。傳統的帶隙基準電路設計中都會利用到運算放大器,由于運算放大器存在失調電壓（Vos），放大器的失調電壓會影響到帶隙基準的精度，從而影響帶隙基準的輸出結果。……