一種信令網關系統的設計與實現方法

毛少帥，黃 海，況 鵬，王 偉

（國家數字交換系統工程技術研究中心 河南 鄭州450000）

一種信令網關系統的設計與實現方法

毛少帥，黃 海，況 鵬，王 偉

（國家數字交換系統工程技術研究中心 河南 鄭州450000）

為了實現提高信令網關處理能力的需求，提出了一種基于MPC8306的信令網關系統的設計方案，并完成系統的軟硬件設計。該系統的硬件部分主要由主處理器單元、數字交換網絡、邏輯處理單元、接入處理單元四部分組成，軟件部分基于Linux操作系統進行開發編程，能夠實現對E1信號的時隙交換和IP域轉換功能。實際應用表明，該系統具有操作簡便、適用多種平臺需求、處理效果良好等特點，達到了設計要求。

信令網關；交換網絡；MPC8306；Linux操作系統

IP網絡因其接入簡單、開放性等特點在全球范圍內獲得了快速發展，而以電路交換為基礎、電話業務為主體的PSTN網絡正在向下一代網絡進行遷移[1]。下一代網絡的信令及媒體業務流在無連接的IP網絡上傳輸，而PSTN網絡則是在基于TDM的物理時隙通道上承載[2]。信令網關是連接PSTN網與IP網的互聯互通設備，用于提供信令映射和代碼轉換功能，將電路交換的信令流分組化并在IP網絡上傳輸，也可以反過來在IP網絡去往PSTN的方向上執行信令的轉換功能。信令網關在PSTN側采用E1/T1等電路接口，IP網側采用以太網等分組接口，信令網關的作用隨著軟交換的深入發展而不斷改進[3]。

目前，網關系統通常采用一體化設計思路，將信號接入、信令網關、媒體網關集為一體，實現媒體網關和信令網關的功能。這種網關系統通常規模較大，需要在特定環境下適用，因此，能夠滿足大型網關系統的設計需求，但是在接入規模小，靈活性要求高的環境下，該網關系統的弊端便顯現出來[4]。為了達到靈活高效的目的，提出并設計了一種高集成、靈活的小型信令網關系統，支持基于時域的數字交換網絡功能，同時提高系統的信令處理能力。

1 系統設計

該信令網關系統設計結構圖如圖1所示，信令信號通過E1接口接入，經過初步電路處理后，將穩定的信令消息傳輸到PM4354，完成信令的成幀/解幀功能，將2M信令合成為8M的串行通信總線（serial telecom bus，ST-BUS），交付給數字交換網絡，完成256*256的時分交換功能，處理后的信令數據通過HDLC鏈路接入主處理器MPC8306，完成由時域到IP域的數據轉換；最終，將信令消息封裝為以太網數據幀，通過業務網口輸出。

圖1 系統結構圖

2 系統硬件設計

2.1 E1接入處理單元

E1接口的實現，需要一片PM4354 COMETTM-QUAD進行E1映射，該芯片具有以下特點：

1）集成4個E1/T1成幀器和線路接口；

2）每一路均可通過軟件的選擇工作方式：E1、T1；

3）提供可數字編程的脈沖模板和線路匹配；

4）提供時鐘恢復、接收均衡和線路性能監控功能；

5）提供HDB3和AMI線路的編碼和解碼方法[5]。

本單元中PM4354可完成對128個時隙的端口交換，實現E1的線路匹配/碼型轉換、成幀/解幀功能，并且提供E1線路的時鐘恢復功能。最終將4條2M的E1信號轉換為1條8M的Telecom鏈路信號，交付到數字交換網絡進行下一步處理。

2.2 數字交換網絡

數字交換網絡采用Altera公司的Cyclone V系列FPGA實現，該芯片的開發采用TSMC的28-nm低功耗（28LP）工藝，能夠滿低功耗、低成本應用的需求[6]。Cyclone V FPGA提供功耗最低的串行收發器，每個通道在5 Gbps時功耗只有88-mW，處理性能高達4000MIPS，而功耗低于1.8 W。此外，該系列集成了豐富的硬核知識產權模塊，能夠支持400 MHz DDR3和PCI Express Gen2硬核IP模塊的多功能硬核存儲器控制器，可有效降低系統成本和功耗，縮短設計時間，突出產品優勢[7]。

電路交換可分為時分交換、空分交換和混合模式[8]。本單元采用時分交換方式，它把時間劃分為若干互不重疊的時隙，由不同的時隙建立不同的子信道，通過時隙交換網絡完成話音的時隙搬移，從而實現入線和出線間話音交換的一種交換方式[9]。目前專用的時隙交換網絡專用芯片種類繁多，但是該類芯片的交換網絡容量相對固定，不利于擴展[10]，因此，本模塊利用FPGA的靈活性，提出了一種容量可擴展的256*256的數字交換網絡，以滿足系統設計需求。

本單元采用模塊化設計，整個單元分為3個模塊：控制模塊、交換模塊、接口模塊，其中業務模塊數量可以根據實際需要進行配置。控制模塊提供對交換網絡的初始配置信息，并下發時隙交換的控制命令。交換模塊是本單元的核心，提供256*256的交換容量，其輸入信號為8 M帶寬。業務模塊主要提供業務接口信號轉換功能，由于E1信號的帶寬為2 M，因此在接入交換模塊之前需要經過2 M到8 M的轉換。系統原理框圖如圖2所示。

圖2 數字交換網絡實現原理

每條E1信號包含32個時隙，4條E1接口合成一條8 M的ST-BUS，因此每條ST-BUS中包含128個時隙；主處理器MPC8306可提供兩條HDLC鏈路，共64個時隙，合成一條ST-BUS。因此，交換模塊最少需要實現2條ST-BUS之間的任意交換，由此可以得出交換模塊的最小交換空間為256*256。

2.3 主控單元

主控單元采用 Freescale的 PowerPC嵌入式處理器MPC8306，該處理器內核是一種基于RISC（精簡指令集計算）結構的微處理器，因此代碼執行效率高[11]。另一方面，PowerPC嵌入式處理器并不僅僅是普通意義上的CPU，而是一種融合了多種接口和功能的集成微處理器，并且它本身是一種可擴展的體系結構，因此可適用于從低成本嵌入式解決方案到高性能的計算設備[12]。該芯片具有以下性能特點：

1）運行頻率高達266 MHz的e300內核；

2）單RISC QUICC Engine通信模塊；

3）16位DDR2內存控制器，運行頻率高達266 MHz；

4）外設接口，如16位/66 MHz本地總線接口、USB2.0（高速）、x4CAN、x4UART、增強型SDHC控制器、支持3個快速以太網、2個HDLC端口、IEEE1588的5個統一通信協議[13]。

MPC8306可實現對整個系統的控制，其控制信號通過CPLD扇出后，再連接至各個具體外圍設備；總線經過解復用后，由于外掛設備較多，因此將Local Bus分解為兩套總線，分別對不用外設進行訪問；其內存運行空間為128 M，能夠滿足CPU的內存需求。

2.4 邏輯處理單元

邏輯處理單元采用Altera公司的MAX V系列CPLD實現，該芯片具有以下特點：

1）延長了電池使用壽命，靜態功耗低至45 μW；

2）只需要一路供電電壓（Vcc-core），同時也降低了材料表（BOM）成本；

3）采用成熟的低成本晶片制造工藝，MAX V CPLD利用了成熟的體系結構，同時實現了可靠的功能；

4）數字PLL（DPLL），靈活的實現了需要頻率相乘或者移相的設計；

5）用戶閃存和嵌入式閃存，為關鍵系統信息提供非易失存儲器[14]。

本單元主要實現如下功能：

Local Bus解復用模塊，由于MPC8306的數據線和地址線的低16位復用，因此，需要設計解復用模塊，協助主處理器對外設的訪問；總線測試模塊，在總線模式設置過程中，驗證總線訪問方式的正確性；看門狗定時器，在系統軟件發生故障時，可有效將主處理器復位，防止系統陷入死鎖狀態；分配地址空間，針對不同的外設分配不同的訪問空間，確保系統能夠正常有序運行；控制信號扇出，由于主處理器訪問外設過多，為防止其驅動能力降低，并且減少PCB布線時分支太多而造成的不必要干擾，因此，在CPLD中將控制信號分解，提高抗干擾能力。

圖3 MPC8306結構框圖

3 系統軟件設計

軟件平臺采用Linux實時操作系統，具有很好的可移植性，可以用于絕大多數的微處理器[15]。應用時將其編譯成一個庫，與應用程序鏈接，生成的目標代碼存于Program Flash中。其程序流程圖如圖4所示。

圖4 程序流程圖

4 系統測試

系統上電后，從CPLD中讀取復位源配置字CFG_RESET_ SOURCE［0:3］，根據配置內容從Boot Flash中讀取 64字節配置字[16]，設置復位配置字寄存器RCWLR、RCWHR；讀取Boot Flash中的引導程序，然后依次加載Program Flash中操作系統、外圍設備驅動程序，全部完成后，系統處于正常運行狀態。

首先進行自環測試，將0、1路E1互相回環，2、3路E1互相回環，加載測試程序[17]，通過串口在PC端查看信號發送接收狀態，若均顯示成功，則表明自環成功。

其次，將外部E1信號依次通過0、1、2、3路接口接入本系統中，通過串口在PC端查看信號發送接受狀態，若均顯示成功，則表明本系統能夠滿足試驗需求。

5 結 論

該信令網關系統采用成本低廉的主處理器MPC8306和FPGA作為硬件平臺[18]，采用基于Linux的操作系統進行軟件開發，具有開發方便、可移植性強、性能高效等優點。通過試驗表明，本系統在實際應用中能夠滿足多種平臺需求，信令處理能力顯著提高，取得了很好的應用效果。

[1]姜先貴，符剛，馬瑞濤，等.PSTN長途話務向IMS遷移問題研究[J].電信技術，2015，15（1）:79-80.

[2]薛燁.PSTN網絡演進分析[J].中國電子商務，2014，10（5）: 22-25.

[3]吳群，孫昕.TETRA數字集群信令網關的研究與實現[J].計算機技術與發展，2014，5（6）:32-34.

[4]王瑾.軟交換架構下語音交換網絡的規劃設計與分析[D].山東:山東大學，2014.

[5]PMC-sierra.PM4354 COMETTM-QUAD Four Channel Combined E1/T1/J1 Transceiver Framer[M].2008.

[6]Altera.Cyclone V Device Overview[M].2015.

[7]Altera.Cyclone V Hard Processor System Technical Reference Manual[M].2014.

[8]吳洪坤，付小娟.基于FPGA進行時隙交換網絡設計[J].經驗與交流，2010，15（5）:26-28.

[9]葉敏.程控數字交換與交換網[M].北京:北京郵電大學出版社，2003.

[10]何贊園，王凱，吉立新，等.電路交換域數據采集系統的FPGA設計[J].電訊技術，2014，54（11）:1554-1559.

[11]Freescale.MPC8306 Power QUICC II Pro Integrated Communications Processor Family Hardware Specifications（REV 3）[M].2014，12.

[12]Freescale.MPC8306 and MPC8306S Power QUICC II Pro Processors[M].2013.

[13]Freescale.飛思卡爾成為敏感的網絡和工業應用退出新處理器[J].電子產品世界，2010，16（3）:44-46.

[14]Altera.MAX V Device Handbook[M].2011，5.

[15]孫振華，高傳發，任華鋒，等.基于 MPC8306處理器的觸摸屏驅動優化設計[J].信息技術，2012，6（7）:21-23.

[16]袁江偉，石祥建.一種適用于變頻器低電壓穿越電源的三重Boost電路仿真及實驗分析[J].供用電，2016（3）：68-75.

[17]劉一田,孔震,李萌.Web應用中故障檢測機制的研究與改進[J].陜西電力，2012（11）：66-69.

[18]李軍浩，胡泉偉，吳磊，等.極化/去極化電流測試技術的仿真研究[J].陜西電力，2011（4）：1-5.

Design and implementation method of a signaling gateway system

MAO Shao-shuai，HUANG Hai，KUANG Peng，WANG Wei
（National Digital Switching System Engineering Technology Research Center，Zhengzhou 450000，China）

In order to improve the processing capacity of the signaling gateway，a design scheme of the signaling gateway system based on MPC8306 is proposed，and the software and hardware design of the system is completed.The system hardware is composed of four parts，the main processor unit，the digital switching network，the logic processing unit，and the access processing unit.The software part is based on the Linux operating system to develop the programming，which can realize the time slot exchange and IP domain switching function of the E1 signal.The practical application shows that the system hastheadvantagesofsimpleoperation，suitableformanykindsofplatform requirements，goodtreatmenteffectand soon.

signaling gateway；switching network；MPC8306；Linux operating system

TN02

A

1674－6236（2016）24-0180-03

2015-12-09 稿件編號：201512107

毛少帥（1989—），男，河南洛陽人，碩士。研究方向：通信電子系統。