一種改進(jìn)的數(shù)字信道化方法

楊春華，王星宇

(中國(guó)船舶重工集團(tuán)公司第723研究所，揚(yáng)州 225001)

一種改進(jìn)的數(shù)字信道化方法

楊春華，王星宇

(中國(guó)船舶重工集團(tuán)公司第723研究所，揚(yáng)州 225001)

數(shù)字信道化接收機(jī)要求具有實(shí)時(shí)分析處理大量數(shù)據(jù)的能力。設(shè)計(jì)實(shí)現(xiàn)了一種改進(jìn)型數(shù)字信道化信號(hào)處理算法，該算法采用先進(jìn)行數(shù)字下變頻，后抽取濾波的方法，并利用現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的并行處理完成了算法設(shè)計(jì)。給出了關(guān)鍵濾波器的設(shè)計(jì)，仿真結(jié)果驗(yàn)證了算法的有效性。

數(shù)字信道化；數(shù)字下變頻；抽取濾波；現(xiàn)場(chǎng)可編程門(mén)陣列

0 引 言

現(xiàn)代電子戰(zhàn)要求信息獲取快而準(zhǔn),這就要求對(duì)系統(tǒng)偵察到的信息進(jìn)行實(shí)時(shí)處理。然而對(duì)模擬信號(hào)進(jìn)行實(shí)時(shí)處理設(shè)備量很大,較難實(shí)現(xiàn)。數(shù)字信道化接收機(jī)可通過(guò)數(shù)字處理的方法,利用高速處理芯片來(lái)解決雷達(dá)信號(hào)和干擾信號(hào)的實(shí)時(shí)處理問(wèn)題,提高整個(gè)運(yùn)算速度。本文在常規(guī)多相濾波器[1]的結(jié)構(gòu)基礎(chǔ)上提出了一種工程上可行的改進(jìn)型數(shù)字信道化信號(hào)處理算法。在原有基礎(chǔ)上降低了處理速度，解決了信道化接收機(jī)的實(shí)時(shí)處理問(wèn)題。

1 數(shù)字信道化的原理

數(shù)字信道化基本原理均是從多相濾波器結(jié)構(gòu)演變而來(lái)[2-3]。基于多相濾波器結(jié)構(gòu)的數(shù)字信道化方法如圖1所示。它的所有運(yùn)算在抽取以后進(jìn)行，可以大大降低信號(hào)處理的實(shí)現(xiàn)難度。

對(duì)于復(fù)信號(hào)，整個(gè)頻段如圖1劃分，劃分為D個(gè)信道。

圖1 數(shù)字信道化的原理框圖

由圖2可知，第k路的信道輸出：

(1)

圖2 復(fù)信道劃分

(2)

(3)

(4)

由式(4)即得圖3所示結(jié)構(gòu)。

圖3 信道化的算法實(shí)現(xiàn)

對(duì)這種方法的一個(gè)簡(jiǎn)單理解是：先根據(jù)所需信道數(shù)目對(duì)頻段進(jìn)行一定的劃分，對(duì)于實(shí)信號(hào)采樣率為fs的系統(tǒng)，所能處理的最大有效帶寬為fs/2，若將fs/2的有效帶寬劃分為N個(gè)信道，則每個(gè)信道的帶寬為fs/N/2，中心頻點(diǎn)分別為nfs/N/2，其中n=0，…，N-1。在獲取第m個(gè)信道信息的過(guò)程中，可先將該信道的中心頻率從mfs/N/2搬到0頻，即對(duì)A/D采樣所得的數(shù)據(jù)乘入復(fù)數(shù)因子e-jmfs/(2N)，然后采用低通濾波器濾出所需信道數(shù)據(jù)，并可進(jìn)行一定數(shù)量的抽取。這種處理方式帶來(lái)的好處是：N個(gè)信道都可采用相同的低通濾波器來(lái)濾波，不同的是不同的信道在進(jìn)行頻譜搬移的過(guò)程中乘入的復(fù)數(shù)因子不同。而該復(fù)數(shù)因子正好是2N點(diǎn)快速傅里葉變換(FFT)運(yùn)算的因子。假如要進(jìn)行64信道的分割，則需要對(duì)低通濾波器進(jìn)行128倍的抽取，并進(jìn)行128點(diǎn)的FFT運(yùn)算。

對(duì)于單個(gè)通道而言，假設(shè)數(shù)據(jù)接收單元接收從前端A/D器件輸出的位寬8 bit、速率1 000 MHz的數(shù)據(jù)流，然后將其送入抽取率為128的多相濾波器組進(jìn)行濾波和分路處理。濾波器的設(shè)計(jì)是根據(jù)信道數(shù)目和相鄰?fù)ǖ乐g的隔離度需要來(lái)設(shè)計(jì)的，一般為低通有限沖激響應(yīng)(FIR)濾波器，可借助MATLAB軟件來(lái)確定濾波器系數(shù)，并將濾波器系數(shù)分成128組，如圖4所示。

圖4 信道化處理框圖

對(duì)輸入數(shù)據(jù)x(n)進(jìn)行128倍降速分路處理，所得的128路低速數(shù)據(jù)流分別進(jìn)入128個(gè)濾波器組；對(duì)128個(gè)濾波器組的輸出y(n)進(jìn)行128點(diǎn)的FFT變換，所得輸出的Y(0)到Y(jié)(63)對(duì)應(yīng)的值就是64信道的信道化輸出結(jié)果。

2 改進(jìn)的信道化處理方式

2.1 信道化算法設(shè)計(jì)

和上節(jié)的原理類似，我們?cè)诰唧w實(shí)現(xiàn)中采用了另一種改進(jìn)的方式：先對(duì)A/D采集所得的1.2 GHz數(shù)據(jù)流、中頻500 MHz的實(shí)信號(hào)做數(shù)字下變頻處理，將500 MHz的中頻搬移到0頻，并進(jìn)行2倍的抽取濾波處理，從而獲得500 MHz的基帶I、Q復(fù)信號(hào)數(shù)據(jù)流，然后再對(duì)該信號(hào)作64倍降速分路處理，所得的64路低速數(shù)據(jù)流分別進(jìn)入64個(gè)多相濾波器組；并對(duì)64個(gè)濾波器組的輸出y(n)進(jìn)行64點(diǎn)的FFT變換，所得輸出的Y(0)到Y(jié)(63)對(duì)應(yīng)的值就是64信道的信道化輸出結(jié)果。這樣做雖然增加了前面的下變頻處理環(huán)節(jié)，但它降低了后端的處理速度要求和FFT運(yùn)算的點(diǎn)數(shù)要求。

圖5和圖6給出了正交下變頻和64信道化框圖。

2.2 2倍抽取抗混疊濾波器設(shè)計(jì)

在濾波器的設(shè)計(jì)中，采用MATLAB的FDATOOL工具來(lái)進(jìn)行設(shè)計(jì)，參數(shù)選擇如下：濾波器類型：低通(LOWPASS)；fs=1.2；fpass=200 MHz；fstop=250 MHz；帶內(nèi)紋波：0.3 dB；帶外抑制：60 dB。如圖7所示，設(shè)計(jì)所得濾波器階數(shù)為49階。

圖5 數(shù)字正交下變頻

圖6 64信道化框圖

圖7 混疊濾波器設(shè)計(jì)

2.3 多相濾波器設(shè)計(jì)

采用MATLAB的FDATOOL工具來(lái)進(jìn)行設(shè)計(jì)，參數(shù)選擇如下：濾波器類型：低通(LOWPASS)；fs=500 MHz；fpass=3.9 MHz；fstop=7.7；帶內(nèi)紋波：0.5 dB；帶外抑制：50 dB。如圖8所示，設(shè)計(jì)所得濾波器階數(shù)為256階。將濾波器系數(shù)h(0:255)分成64組，分配方式為：第i組濾波器系數(shù)的第k個(gè)系數(shù)為hi(k)=h(64k+i)。

圖8 多相濾波器設(shè)計(jì)

2.4 64點(diǎn)FFT運(yùn)算IP設(shè)計(jì)

對(duì)于64點(diǎn)FFT運(yùn)算在FPGA中的實(shí)現(xiàn)方法有很多種，可以自己根據(jù)算法搭建，也可以采用FPGA開(kāi)發(fā)軟件提供的IPCORE來(lái)實(shí)現(xiàn)。為了減少設(shè)計(jì)量，這里選用后者來(lái)實(shí)現(xiàn)。FPGA開(kāi)發(fā)軟件提供的免費(fèi)IPCORE一般是單路輸入，對(duì)于流水處理方式，單個(gè)IPCORE能處理的數(shù)據(jù)率由該模塊的處理時(shí)鐘決定，對(duì)于VIRTEX5系列的器件，處理時(shí)鐘一般可達(dá)300 MHz左右。假如要求1.2 GHz的數(shù)據(jù)率，可采用4個(gè)IPCORE并行處理的方式來(lái)實(shí)現(xiàn)。具體實(shí)現(xiàn)結(jié)構(gòu)如圖9所示。

圖9 64 FFT

圖9中，每個(gè)數(shù)據(jù)緩存單元分成A、B兩區(qū)。開(kāi)始先將數(shù)據(jù)以1.2 GHz的速率放入數(shù)據(jù)緩存1的A區(qū)中，等到放滿128個(gè)數(shù)據(jù)后，開(kāi)始向數(shù)據(jù)緩存2的A區(qū)存放，并同時(shí)啟動(dòng)FFT IPCORE1以300 MHz的速率、流水的工作模式從A區(qū)取數(shù)據(jù)進(jìn)行計(jì)算；如此依次向下進(jìn)行，當(dāng)數(shù)據(jù)緩存4的A區(qū)存滿數(shù)據(jù)后，數(shù)據(jù)便向數(shù)據(jù)緩存1的B區(qū)存放，當(dāng)B區(qū)存滿時(shí)，數(shù)據(jù)開(kāi)始存入數(shù)據(jù)緩存2的B區(qū)中,此時(shí)FFT IPCORE1正好完成對(duì)數(shù)據(jù)緩存1中A區(qū)的數(shù)據(jù)提取，開(kāi)始從B區(qū)取數(shù)據(jù)進(jìn)行計(jì)算，如此循環(huán)。經(jīng)過(guò)一定的運(yùn)算時(shí)間后，從各個(gè)FFT IPCORE的輸出就是FFT運(yùn)算的結(jié)果。

2.5 信道化處理結(jié)果仿真

輸入信號(hào)：510 MHz和550 MHz 2個(gè)信號(hào)(模擬信號(hào)的頻率)，顯示每個(gè)信道的輸出結(jié)果的頻譜，縱坐標(biāo)表示頻譜幅度(dB)。

圖10 顯示1～4信道頻譜

圖11 顯示5～8信道頻譜

對(duì)于510 MHz的中頻、64信道處理系統(tǒng)，510 MHz應(yīng)位于2信道，550 MHz應(yīng)位于7信道。

從圖10、圖11中可以看出仿真結(jié)果與理論分析一致，由于在信道劃分過(guò)程中濾波器過(guò)渡帶的影響，相鄰信道之間的信號(hào)衰減不大，間隔信道間的信號(hào)抑制為50 dB，與濾波器50 dB的帶外抑制設(shè)計(jì)一致。在后端的信道選擇過(guò)程中可通過(guò)簡(jiǎn)單判斷相鄰信道之間的信號(hào)強(qiáng)弱來(lái)確定信號(hào)的信道歸屬。

3 結(jié)束語(yǔ)

本文分析了信道化的基本原理，提出了一種變通的信道化處理方式，給出了關(guān)鍵模塊的算法設(shè)計(jì)。仿真實(shí)驗(yàn)結(jié)果驗(yàn)證了算法的有效性。本文只給出了一種通用的數(shù)字信道化方法的實(shí)現(xiàn)，但是對(duì)于同一通道多信號(hào)的檢測(cè)以及寬帶跨通道信號(hào)檢測(cè)還需要進(jìn)一步研究。

[1] 張嶸.寬帶高靈敏度數(shù)字接收機(jī)[D].成都:電子科技大學(xué)，2002.

[2] 董孝東.通用偵察接收機(jī)建模與實(shí)現(xiàn)技術(shù)[D].西安：西安電子科技大學(xué),2005.

[3] 趙靜.數(shù)字信道化接收機(jī)的數(shù)字處理[J].航天電子對(duì)抗，2005(6)：58-62.

A Modified Digital Channelized Method

YANG Chun-hua,WANG Xing-yu

(The 723 Institute of CSIC,Yangzhou 225001,China)

The digital channelized receiver is required to have the ability analyzing and processing a mass of data in real time.This paper designs a modified digital channelized signal processing algorithm.The algorithm uses the method performing digital down conversion before extracting filtering,and uses the parallel processing of field programmable gate array (FPGA) to design the algorithm.The key filter design is given,and the simulation result validates the validity of the proposed algorithm.

digital channelization;digital down conversion;extracting and filtering;field programmable gate array

2015-12-31

TN971.1

A

CN32-1413(2016)06-0100-04

10.16426/j.cnki.jcdzdk.2016.06.021