調頻廣播監測設備混頻電路的CPLD設計

馬秀飛，焦 杰，李海濱，鄒德旋

(1.江蘇師范大學 電氣工程及自動化學院，江蘇 徐州 221116; 2.吉林省廣播電視研究所，吉林 長春 130041; 3.吉林省六六一臺，吉林 長春 130119)

調頻廣播監測設備混頻電路的CPLD設計

馬秀飛1，焦 杰2，李海濱3，鄒德旋1

(1.江蘇師范大學 電氣工程及自動化學院，江蘇 徐州 221116; 2.吉林省廣播電視研究所，吉林 長春 130041; 3.吉林省六六一臺，吉林 長春 130119)

收測固定頻率的節目信號和全頻段頻譜掃描是無線調頻廣播監測工作的主要內容，在實際工作中，這兩種功能的實現通常分別使用廣播接收監測板卡和頻譜監測板卡兩種不同的設備。根據這兩種不同設備高頻接收混頻電路的共性與差異，介紹了一種以CPLD為核心，具有兩種監測功能的電路，可以根據實際應用的需要設置成為其中任意一個工作模式。這種設計方法具有電路簡單、成本低、使用靈活的優點。該電路經過在廣播電視監測設備中的實際應用，取得了良好的效果。

下變頻器；CPLD；鎖相環

0 引言

無線調頻廣播監測主要在固定頻率上收測節目信號，或者在整個頻段內進行頻譜掃頻。在電路設計上都是采用超外差工作原理，用下變頻器把接收信號轉換成中頻信號[1]。接收信號的頻率等于本振頻率減去中放電路中心頻率的差，通過改變本振頻率來改變接收頻率。定頻收測和掃頻兩種設備的工作原理相似，只是兩者的工作狀態不一樣。定頻收測為了便于精確改變頻率，一般采用鎖相環[1-2]設計本機振蕩器；而掃頻監測采用較快的速度不斷變換接收頻率，測量出整個頻段內各個頻率的信號強度，常用以下兩種方法設計這種掃頻振蕩器：

(1)用鎖相環設計振蕩器，掃頻工作就是逐一設定接收頻率，測完一個頻率信號電平之后再測下一個頻率。這種方法的優點是每個測量頻率都能準確設置，頻率分辨準確[1]；還可以任意跳到指定的接收頻率，進行隨機測量。但是每次設頻都會導致鎖相環失鎖，再次重新捕獲鎖定需要一個穩定的過程，所以掃頻速度較慢。

(2)用鋸齒波作為掃描電壓，加到壓控振蕩器上產生本振信號。這種方法的掃頻速度快，但是壓控振蕩器的頻率與電壓之間并不存在精準的函數關系，不能直接用掃描電壓準確換算出振蕩頻率。因此，在這種掃頻式頻譜儀上會設計一個可移動的頻標，標記出正測量的那個頻率值。

另外還有一種采用快速傅里葉變換(FFT)的頻譜分析儀，信號經過模/數轉換器(ADC)之后，通過傅里葉運算公式計算出各個頻率分量而得到頻譜曲線。這種方法應用在調頻廣播頻段的高頻信號測量時，對模/數轉換器和處理器的性能要求較高。廣播監測設備受成本限制而基本不采用這種方法。

本文介紹了一種應用在調頻廣播監測設備中的混頻電路，采用CPLD和下變頻器芯片設計。在定頻收測模式下，用鎖相環產生本振信號；在掃頻監測模式下，設計了一種帶有快速頻率測量功能的掃頻本振電路。并且還設計了一種帶有超時復位功能的SPI接口電路，用于與單片機之間的通信。

1 基本電路

使用型號為EPM570的CPLD進行設計，通過控制混頻芯片上的壓控振蕩器，可以產生不同的振蕩頻率。定頻收測工作模式下的電路是一個鎖相環。在掃頻模式下工作時，CPLD用PWM方式產生掃頻三角波，加在壓控振蕩器上，再由CPLD測量出瞬時頻率。在CPLD中設計了一個SPI接口電路，與STM32F407單片機通信。圖1是這部分的電路原理圖。

圖1 混頻與本振電路原理圖

CPLD的57、58管腳輸出電壓控制信號，經過R15、R16和C17組成的RC低通濾波器，再用Q2、Q3這兩個三極管放大，加在LA1185接收電路的壓控振蕩器[1]VCO_IN上。當控制電壓較高時，變容二極管結電容較小，振蕩頻率較高；而電壓較低時，變容二極管結電容比較大，振蕩頻率較低。

調頻廣播信號的頻率范圍在87.5～108 MHz，中頻10.7 MHz，所以本振的頻率范圍是98.2～118.7 MHz。考慮實際生產中器件的差異，設計加在變容二極管上的電壓在1～6 V范圍內，壓控振蕩器的實際輸出頻率范圍大約是80～130 MHz。

壓控振蕩器輸出信號送入CPLD的98腳進行鑒頻鑒相，同時也實時測量振蕩頻率。單片機U2使用定時器提供鎖相參考時鐘CLKREF和一個固定頻率的100 kHz時鐘。使用SPI接口控制CPLD的工作并讀取CPLD中的數據。

2 工作原理

電路有兩個工作模式，一個是用于監測固定頻率信號的定頻收測模式，另一個是繪制整個頻段內頻譜曲線的掃頻監測模式。

2.1 定頻接收工作模式

利用SPI接口可以將電路設置為鎖相環工作模式，并獲取壓控振蕩器的振蕩頻率。圖2是這個鎖相環的原理框圖。

圖2 鎖相環的原理框圖

組成鎖相環的核心部分是壓控振蕩器、分頻器、鑒頻鑒相器(PFD)[2]和低通濾波器。壓控振蕩器輸出的信號經過分頻后，用鑒頻鑒相器與基準頻率進行比較，把頻率相位的誤差反饋到壓控振蕩器上。當壓控振蕩器輸出頻率f，經過N分頻之后恰好與基準頻率F相等時，鎖相環進入穩定的鎖定狀態。設置單片機定時器時鐘為84 MHz，計數溢出分頻系數為M，則有f=N×84/M(MHz)。

需要設定某個振蕩頻率時，單片機可以利用SPI接口，對CPLD中分頻器設置新的分頻系數N，并調整定時器溢出數值M即可。為了降低鎖相環的相位噪聲，要按照兩個頻率的最簡整數比設置N和M。

放大之后的振蕩信號同時還送給計數器，實時測量振蕩頻率,從而檢查鎖相環的工作狀態。這種測頻的功能主要用于掃頻監測模式。

2.2 掃頻監測工作模式

在固定的開門時間T之內，用計數器累計待測振蕩脈沖數量N，關門時刻用鎖存器保存這個數值，同時清零計數器再次啟動計數，可以測出振蕩頻率f=N/T。因為調頻廣播接收本振的頻率大約在100 MHz附近，所以設計頻率測量的開門時間為320 μs，用16位二進制計數器，測量的精度可優于10-5。測得的頻率數值利用SPI接口送給單片機，再結合檢波電路測量得到的信號強度瞬時值就能繪制出頻譜曲線。圖3是掃頻振蕩電路的原理框圖。

圖3 掃頻振蕩電路原理框圖

壓控振蕩器的掃頻電壓用PWM方式產生。具體就是把100 kHz的基準頻率送給計數器計數，并把這個計數器分成高低兩組。用數值比較器比較這兩組計數數值，根據比較的結果設置輸出高低電平就能產生占空比連續改變的PWM信號，再經RC低通濾波器之后即可產生壓控振蕩器所需要的鋸齒波掃描電壓。

3 CPLD設計

CPLD選用了ALTERA公司的EPM570T100C5N設計同步時序邏輯電路。

3.1 分頻器的邏輯

設計一種可設置溢出上限的累加器作為鎖相環的分頻器，它主要由帶有同步清零端的同步二進制累加計數器U23、上限數據鎖存器U24以及全等數值比較器U26組成。圖4是這個分頻器的邏輯圖。

圖4 分頻器邏輯圖

同步二進制累加計數器U23由12位觸發器組成，在壓控本振脈沖XCLK的上升沿到達時刻同時翻轉，累加計數脈沖數量。12位的上限數據鎖存器U24由12個D觸發器組成，在SPI_LATCH的上升沿，把從SPI接口收到的D[11..0]的數據值保存起來作為計數上限。全等數值比較器U26把上限鎖存器U24和計數器U23的12個數據位逐位進行異或運算之后，再進行12位的或非運算，只有當鎖存器與計數器兩者數值相同時，比較結果才輸出1，下一個時鐘邊沿將清零計數器。為了防止因各門電路速度差異，導致電路發生部分清零，計數器U23設計了同步清零端SYNC_RESET，所有觸發器只在XCLK上升沿同時翻轉，保證可靠清零。因為鑒頻鑒相器對脈沖邊沿特別敏感, 所以用觸發器U30鎖存數值比較結果，每次溢出，都能產生一個OVERFLOW信號送入鑒頻鑒相器。

3.2 掃頻發生器

把100 kHz的固定頻率送給一個17位的計數器進行計數，同時用一個8位數值比較器比較其最高8位和最低8位的數據值，根據比較結果設置PWM輸出信號的高低電平。如果低位數值小就輸出低電平，低位數值大就輸出高電平。再經過低通濾波器就形成了掃頻用鋸齒波電壓。圖5所示為這個掃頻發生器的邏輯圖。

圖5 掃頻發生器邏輯圖

因為這個低位計數器總是從零累加到255，然后溢出歸零，所以設計在它與高位數值相等時把輸出置1，它歸零時輸出也跟著清零。利用這個規律采用全等數值比較器進行設計，既可以簡化電路邏輯，又能保證輸出端不會因門電路速度差異產生“競爭”與“冒險”。

在17位計數器中，設計8位同步計數器U36作為低8位，9位同步計數器U37作為高9位，并把U37的最高8位與U36的數值送給全等數據比較器U38，兩計數值相等時輸出高電平脈沖信號，置位觸發器U42，然后一直保持1狀態直到低位計數器溢出。在U47輸出掃頻用的PWM信號，再經過外部的RC低通濾波器產生鋸齒波掃描電壓。

頻譜儀通常使用鋸齒波作為掃頻波形，從最低頻率逐漸到達最高頻，然后再快速返回最低頻開始下一輪掃頻。因為PWM輸出之后的低通濾波器時間常數較大，如果從最高頻率直接返回到最低頻率，掃頻電壓會跟不上變化，產生較大的失真。所以最終采用的是三角波而不是鋸齒波。

在三角波掃頻情況下，掃頻從最低頻率逐漸到達最高頻率，利用高位計數器U37的溢出信號翻轉T觸發器U44，選擇輸出反相信號，使掃頻從最高端逐漸返回最低，明顯改善了電壓頻率的跟蹤性能。

3.3 快速測頻邏輯

在CPLD中，用固定開門時間320 μs計數壓控本振的脈沖數量，在關門時刻用數據鎖存器保存，同時清零計數器，然后再次開門計數。圖6是測頻電路邏輯圖。

圖6 測頻電路邏輯圖

外部壓控本振信號從XCLK輸入16位同步二進制計數器U14，CPLD內部對100 kHz時鐘64分頻得到的1.562 5 kHz信號從U12送到鎖存器U16、U17的時鐘端和計數器的異步復位端RESET，在上升沿鎖定數據并復位計數器。計數值從U18送到SPI輸出電路。

3.4 鑒頻鑒相器、電荷泵與PWM輸出

無論是定頻接收模式，還是掃頻監測模式，都是對壓控振蕩器進行控制。在定頻接收模式下，利用鑒頻鑒相器和電荷泵控制壓控振蕩器。而在掃頻模式下，直接輸出PWM。圖7所示為這部分的邏輯圖。

設置PWMEN為低電平時，電路工作在定頻接收模式下。觸發器U54、U55和與門U56組成鑒頻鑒相器，兩個觸發器的輸出端經三態門U62、U63接到外部的RC電路組成了電荷泵。OP和ON分別是充電與放電引腳。在鎖定狀態，OP和ON都是高阻狀態。一旦出現了頻率差或相位差，則從OP或ON輸出誤差脈沖，自動修正本振頻率。

圖7 鑒頻鑒相器、電荷泵與PWM輸出邏輯圖

設置PWMEN為高電平時，電路工作在掃頻模式下，PWM引腳的信號經過三態門控制邏輯在OP和ON輸出。

3.5 帶有超時復位功能的SPI接口

設計SPI接口實現CPU與CPLD通信。圖8為SPI接口的邏輯圖。

圖8 具有超時功能的SPI接口邏輯圖

SPI輸入電路就是一個16位的串入并出移位計數器，由U4和U25組成，SPI_CLK上升沿鎖存SPI_MOSI數據。SPI輸出電路是由U66和U67組成的并入串出移位計數器，對每幀SPI數據都從第二個SPI_CLK下降沿移出一位數據到SPI_MISO。4位二進制計數器U7累加SPI_CLK時鐘個數，每計滿16個時，產生信號SPI_LATCH通知分頻器鎖存輸入數據。在計數器U7為零時，如果單片機發起SPI數據幀讀取，那么U66和U67在SPI_CLK的第一個下降沿鎖存并行的SPIDO[15..0]，保存最新一次測頻結果，經SPI送給單片機。

因為SPI接口是一種同步串行工作接口，如果發生干擾使SPI_CLK上意外多收或少收到一個脈沖，將導致之后的所有數據都發生串位。主要有3種解決方法：(1)多接一條引線，引入外部片選功能，可以復位意外錯誤；(2)用特殊的數值作為復位命令，例如用實際應用中本不應該出現的0x0000觸發復位；(3)用超時檢測方法，對未完成的通信數據，超時自動復位。這里采用第3種方法。

在SPI總線空閑時，SPI_CLK為1。超時計數器U3在100 kHz的時鐘驅動下，若SPI時鐘計數器非零，則累加計數。如果計數期間發生了SPI總線活動，SPI_CLK的低電平可以清零計數器U3，使之不能溢出。如果計數期間SPI總線一直空閑，那么在1.638 4 s后計數器U3溢出，清零SPI時鐘計數器U7，從而復位整個SPI接口。

4 結束語

如果用幾個不同的專用集成電路分別來設計鎖相環、掃頻電路以及快速測頻功能，則需要元件較多。若用單片機來設計這些功能電路，則鎖相環功能和快速測頻功能都受到單片機IO速度的限制，必須外擴芯片。用CPLD結合單片機是一種結構簡單、性價比較高的設計方案。

[1] 曾興雯,劉乃安,陳健.高頻電子線路[M].北京：高等教育出版社，2003.

[2] 冠先果，高博，龔敏. 用于鎖相環快速鎖定的鑒頻鑒相器設計[J].電子與封裝，2014(5)：23-24.

CPLD design of down converter for FM broadcasting monitoring equipment

Ma Xiufei1, Jiao Jie2, Li Haibin3, Zou Dexuan1

(1.School of Electrical Engineering & Automation, Jiangsu Normal University, Xuzhou 221116,China; 2.Radio & Television Research Institute of Jilin Province, Changchun 130041, China; 3. Jilin No.661 AM Radiating Station, Changchun 130119, China)

Both receiving fixed frequency signal and spectrum scanning are the main work of the FM broadcast monitoring. These two functions are usually designed with two different equipments. One is FM broadcast receiving board, another is spectrum monitoring board. This paper described a design method of down converter circuit based on CPLD according to the similarities and differences between the two devices depends on the work mode. The design method has some advantages such as simple circuit, low cost and flexible use. This circuit has been successfully applied in the radio and television monitoring equipment.

down converter; CPLD; phase locked loop

TP37

A

10.19358/j.issn.1674- 7720.2017.01.028

馬秀飛，焦杰，李海濱，等. 調頻廣播監測設備混頻電路的CPLD設計[J].微型機與應用，2017,36(1)：93-96.

2016-07-04)

馬秀飛(1977-)，女，碩士，講師，主要研究方向：通信技術、物聯網技術等。

焦杰(1975-)，通信作者，男，學士，工程師，主要研究方向：廣播電視技術。E-mail:jiaojiex@163.com。

李海濱(1971-)，男，學士，正高級工程師，主要研究方向：廣播信號及衛星通信技術。