基于FPGA可配置任意整數半整數50%占空比時鐘分頻的實現

王興宏，涂 波，閆 華，張艷飛

（1.中國電子科技集團公司第58研究所，江蘇無錫214072；2.無錫中微億芯有限公司，江蘇無錫214072）

基于FPGA可配置任意整數半整數50%占空比時鐘分頻的實現

王興宏1，涂 波1，閆 華2，張艷飛1

（1.中國電子科技集團公司第58研究所，江蘇無錫214072；2.無錫中微億芯有限公司，江蘇無錫214072）

基于FPGA，采用FPGA內部相移時鐘，設計了一種可配置任意整數半整數50%占空比的時鐘分頻電路。以環形觸發器電路為主要分頻電路，根據各相移時鐘的相位關系調整輸出時鐘占空比。設計結合時鐘的相位關系與分頻時鐘周期的關鍵點，以多輸入差分鎖存結構完成輸出時鐘的占空比調整，最終實現整數、半整數分頻。最后對電路進行了仿真驗證。

FPGA；占空比；整數半整數分頻；差分

1 引言

隨著無線通信技術的快速發展，頻率綜合作為現代通信系統的核心部分，對其性能要求越來越高。在無線局域網、移動通信、衛星通信、雷達監測、數字電視等先進的電子系統中需要一個輸出頻率高度穩定的頻率綜合器來產生輸出頻率。分頻是頻率綜合器的重要組成部分，它直接影響頻率綜合器的分辨率、頻率切換速度和輸出相位噪聲。在現有的技術下小數分頻是通過計數器計數的方法來實現的。這樣對IC設計來說，需要占用很大的空間。因此現在的研究主要集中在如何設計性能良好、集成度高的結構以最大限度降低由于小數分頻造成的雜散問題。

本設計的目的是克服現有實現方案存在的不足，提供一種基于FPGA[1]50%占空比可配置任意整數半整數分頻實現的結構設計，使其提高集成度，避免無效的冗余設計。……