利用數字電路實現的電子密碼鎖

商丘工學院信息與電子工程學院 劉彥甲

利用數字電路實現的電子密碼鎖

商丘工學院信息與電子工程學院 劉彥甲

此電子密碼鎖的設計是利用數字邏輯電路和一些重要的元器件組合完成的。電子密碼鎖具有極高的安全系數，不僅靈活性好且保密性高。該系統主要由開鎖密碼輸入、密碼檢測與修改、限時輸入鎖定和解鎖電路構成。密碼檢測與修改電路主要由74LS85數值比較器構成，限時輸入電路主要由555定時器構成，鎖定與解鎖電路主要由74LS74D構成。 【關鍵詞】74LS85與555芯片；檢測與修改；限時輸入；鎖定與解鎖

0 引言

傳統的機械鎖安全性能較低,電子密碼鎖不僅保密性好，其安全指數遠超機械鎖。此文以鍵盤式電子密碼鎖為例來分析利用數字電路實現的密碼鎖。

1 設計原理總圖

圖1 設計電路總圖

設計電路總圖是由多個基本元器件組成的，有數值比較器、計數器、555定時器和觸發器構成，經過密碼輸入及檢測，輸入正確密碼則開鎖，密碼錯誤后可以重新輸入，但當輸入時間超過15s后則密碼鎖自動進入報警電路并鎖定鍵盤，防止他人的非法操作。

2 密碼輸入電路

2.1 元器件介紹

74LS04D——反相器（1個）

74LS04D是6個非門構成的元器件，它的正常工作電壓為5V，元器件的內部存在6個coms反相器，74LS04D的作用就是反相把1變成0，即是與非的關系。平時在使用中要注意不要把芯片的管腳順序弄錯，否則達不到預期的效果。

74LS08D——與門（1個）

74LS161N——十六進制加法計數器（1個）

74LS160N——十進制加法計數器（1個）

74LS160是中規模的集成同步十進制加法計數器，具有異步清零和同步預置數的功能。這種計數器通過置零法或置數法可以實現任意進制[2]，它只能記十個數，從0000-1001之后再來時鐘信號就又回到了0，CP是時鐘信號輸入端，RCO是輸出端，-RD是復位端，-LOAD是置數信號且低電平有效，當其為低電平時，在時鐘信號作用下讀入A到D。為了使74LS160正常工作則CEP和CET端口須接高電平，另外A到D是置數端，QA到QD是輸出端。

當脈沖信號輸入時，74LS160開始按脈沖的周期計數，對兩個芯片QA的輸出進行與非門邏輯組合后，輸入到十位芯片的清零端實現重復計時。

2.2 原理

本電路經過74LS85D驗證密碼后進入后續計數器當中開始計數。74LS160是十進制加法計數器，74LS161是十六進制加法計數器，他們的CP控端接外來時鐘脈沖CP，進位輸出C，在做兩個芯片級聯時，進位輸出C接高位的74LS160的工作狀態控制端CEP和CET，當CEP和CET端同為高電平時，高位計數器才可以計數。但一般人為輸入密碼時間為15s，為了防止他人的非法操作，設計限時電路可以在15s以后開始報警并將其電路鎖定，這樣就使得密碼鎖的安全系數大大提高。

密碼錯誤信號發出后不經過限時電路直接進入報警鎖定電路，而輸入密碼時間超過15s，就算密碼正確也會進入報警鎖定電路。555定時器作為脈沖源使得兩個計數器正常工作，可以使得輸入時間控制在15s以內，這樣限時電路的功能就體現出來了。

3 密碼檢測與修改電路

3.1 元器件介紹

74LS85D——數值比較器

74LS85D為4位數值比較器，共有54/7485、54/74S85、54/74LS85三種線路結構形式。

74LS85D可進行二進制碼和BCD碼的比較，對兩個4位字的比較的結果由三個輸出端（FA＞B，FA=B,FA＜B）輸出[3]。將若干個數值比較器級聯就可比較較長的字，此時低級位的FA＞B,FA=B,FA＜B連接到高級位相應的輸入A＞B、A=B、A＜B,并使低級位的A=B為高電平。由密碼輸入電路和密碼設定電路輸出的信號，分別輸入到A、B兩組管腳中，在74LS85D中實現信號的比較，選擇OAEQB管腳輸出，當A、B兩組輸入完全相同時，輸出1，否則為0，從而對密碼進行比較并輸出開關控制及輸出電路，進行處理。

3.2 原理

首先先設定一組密碼（默認碼）,然后進行電子密碼鎖的密碼輸入環節，當你輸入完密碼時，74LS85D開始工作，電路將會自動把你輸入的密碼與默認碼相比較，判斷是否正確。如果正確，則會與上面的限時電路發出的信號一起進入開鎖電路，鎖自動打開。若錯誤或輸入密碼時間超過15s，該錯誤密碼將與上面限時電路發出的信號一塊進入報警鎖定電路，系統將會報警并鎖定密碼鎖，避免他人進行非法操作，提高其安全性。

如圖，key=8，key=7，key=6，key=5是設置的起始開鎖密碼，或直接輸入數字也可以實現設置。key=z，key=x，key=c，key=v是進行密碼的輸入（或直接按鍵輸入也行），并且與之前儲存的密碼相比較。輸入進去后，74LS85D開始工作，在15s之內輸入正確的密碼及輸出OAEQB為高電平才可以解鎖(即電路圖中X2亮)，若有一個密碼錯誤或者時間超過15s，則電路進入報警階段并使之鎖定（即電路圖中X1和X3亮）。這是其檢測階段，若想更換密碼，只須將電路圖中的密碼修改區域的幾個開關換一下位置，交換以后重新設定新的密碼即可。

4 鎖定與解鎖電路

4.1 元器件介紹

74LS74D——觸發器

在這個報警電路中，我所用到的是74LS74D的芯片（D觸發器的一種）。我們知道，D觸發器中，它的狀態方程總是Q(n+1)=D。因此我們只需要控制D的具體取值即可控制其輸出達到報警的功能。我們這個D的來源是十位芯片的清零控制，經過非門之后，進入芯片D端的輸入[4]。這樣當其完成了15s的計時之后，則其D觸發器就可輸出一個高電平，從而出觸發報警燈的響應，完成報警功能。

555——定時器（1個）

555定時器是一種多用途的數字——模擬混合集成電路，利用它能方便地構成施密特觸發器、單穩態觸發器及多諧振蕩器等脈沖產生與變換電路[5]。使用起來非常靈活、方便，因此555定時器在波形的產生與交換、測量與控制、電子玩具、家用電器等許多領域中都得到廣泛的應用。

555的8腳是集成電路工作電壓輸入端，電壓為5-18V,以Vdd表示；從分壓器上看出，上比較器A1的5腳接在R1和R2之間，所以5腳的電壓固定在2/3倍Vdd上；下比較器A2接在R2與R3之間，A2的同相輸入端電位被固定在 1/3倍Vdd上。

1腳為地。2腳為觸發輸入端；3腳為輸出端，輸出的電平狀態受觸發器控制，而觸發器受上比較器6腳和下比較器2腳控制。

當觸發器接受上比較器A1從R腳輸入的高電平時，觸發器被置于復位狀態，3腳輸出低電平；2腳和6腳是互補的，2腳只對低電平起作用，對高電平不起作用，即電壓小于1/3倍Vdd，此時3腳輸出高電平。6腳為閾值端，只對高電平有效，低電平不起作用，即輸入電壓大于2/3倍Vdd，稱高觸發端，3腳輸出為低電平，但有一個先決條件，就是2腳電位必須大于1/3倍Vdd才有效。3腳在高電位接近電源電壓時，輸出電流最大可大于200mA。

4腳是復位端，當4腳電位小于0.4V時，不管2腳和6腳狀態如何，輸出端3腳都輸出低電平。

5腳是控制端。

7腳是放電端，與3腳輸出同步，輸出電平一致，但7腳并不輸出電流，所以3腳稱為實高（或低），7腳稱為虛高（或低）。

555定時器的工作原理：它含有兩個電壓比較器，一個基本RS觸發器，一個放電開關T，比較器的參考電壓由三只5千歐姆的電阻器構成分壓，它們分別使高電平比較器A1同相比較端和低電平比較器A2的反相輸入端的參考電平為2/3倍Vdd和1/3倍Vdd。A1和A2的輸出端控制RS觸發器狀態和放電管開關狀態。當輸入信號輸入并超過2/3倍Vdd時，觸發器復位，555的輸出端3腳輸出低電平，同時放電，開關管導通；當輸入信號自2腳輸入并低于1/3倍Vdd時，觸發器置位，555的3腳輸出高電平，同時放電，開關管截止。-TR是復位端，當其為0時，555輸出低電平。平時該端開路或接Vdd。

4.2 原理

此控制電路主要由555定時器和觸發器構成，555定時器規定密碼輸入的時間，輸入密碼時超過限定時間后觸發報警系統達到限時報警作用。即輸入密碼與設置密碼不同且輸入時間超過15s時，555定時器發出信號經過觸發器使得電路進入鎖定狀態（即X3亮）。并且開始報警（即X1亮，電路處于鎖定狀態，報警一段時間后，X1燈熄滅，但X3持續亮，電路一直處于鎖死狀態，直到其解鎖信號輸入后才能恢復正常。

密碼輸入與限時電路的輸出信號先經過計數器，當密碼錯誤并且輸入時間超過15s，就會經觸發器作用進入報警狀態并使得電路鎖死。只有密碼正確才可以發出開鎖信號，密碼鎖才能打開。

[1]豈云開,王振文.利用單穩態觸發器設計定時-非定時兩用開關[J].長春工業大學學報,2008(2):238-240.

[2]喬琳君.基于EWB的N進制計數器仿真設計[J].電子測試,2013(9):12-14.

[3]黃斌.數顯占空比矩形波信號發生器設計與制作[J].電子制作,2013(19):242-242.

[4]唐華,吳玉廣.一種多模式工作的TFT LCD柵驅動芯片設計[J].電子器件,2006(3):620-623.

[5]李加升,周育英,龔吉清.基于Mulisim7的555定時器的應用[J].高等函授學報,2008(2):50-55.

劉彥甲（1984—），男，河南柘城人，碩士，講師，主要從事電子信息技術方面的教育與研究。