基于FPGA的AES硬件實現及優化

于松林，王文工，陳 博，陳 祥，張 霞

（國家數字交換系統工程技術研究中心 河南 鄭州450002）

基于FPGA的AES硬件實現及優化

于松林，王文工，陳 博，陳 祥，張 霞

（國家數字交換系統工程技術研究中心 河南 鄭州450002）

AES（Advanced Encryption Standard）是一種非常流行的對稱加密算法，字節替換是AES算法中十分重要的部分。針對采用復合域方法來實現字節替換吞吐率小的問題，本文利用先計算的方法進行了5級輪內流水線設計，去除關鍵路徑上的一些計算來降低關鍵路徑延遲提高吞吐率。在FPGA器件Virtex-6 XC6VLX240T上，通過Xilinx ISE 14.7進行仿真實驗，結果表明在面積增加相對不大的情況下，提高了吞吐率以及吞吐率/面積比。

AES；字節替換；復合域；先計算方法

二十一世紀是一個互聯網快速發展的時代，每天數以萬計的人都在使用互聯網進行電子郵件的收發、信息的查詢、商業資料傳輸等。互聯網的開放性給人們帶來便利的同時，也給人們帶來了一些信息泄露和篡改的威脅，用戶對信息的安全存儲，安全傳輸、安全處理的需求越來越迫切。加密算法是加密技術進行安全防護行之有效的一種手段，DES加密算法保護了人們的信息安全將近20年，由于其弱密鑰性，在1999年的時候被攻破，美國開始向全世界征集AES，這時候Rijndael在15個候選算法中脫穎而出[1]，成為新的AES。

自AES提出以后，被廣泛的應用于數據庫中的數據加密、視頻加密、IC卡和存儲數據的硬盤加密等方面。因為AES的易推廣型，所以軟件和硬件都可以實現，在軟件方面，容易升級，但吞吐量低，安全問題也是一種隱患；……