低電源電壓帶隙基準電路設計

魏榕山，鐘美慶

(福州大學 物理與信息工程學院，福建 福州 350116)

低電源電壓帶隙基準電路設計

魏榕山，鐘美慶

(福州大學 物理與信息工程學院，福建 福州 350116)

提出一種應用于低電源電壓供電的帶隙基準電路的解決方案。通過增加升壓模塊解決電流模帶隙基準電路只能應用于1 V電源以上電壓的難題。文中在0.8 V電源電壓供電下設計帶隙基準電路。對電路進行理論分析與設計，采用SMIC 0.18 μm CMOS工藝模型，通過Cadence公司Spectre工具對所設計電路功能與性能進行仿真驗證，仿真結果表明，在-45～125 ℃溫度范圍內，輸出電壓變化為2.085 mV，溫漂系數為10.6 ppm達到了設計要求。

帶隙基準；低電源電壓；升壓電路

帶隙基準電路可以在一定溫度及電源電壓變化范圍內提供穩定的電壓或電流，其廣泛應用于各類模擬電路、數模混合電路以及片上系統中，其精度直接影響整體電路的性能。各類高精度高性能集成電路中必須引入帶隙基準電路。

傳統結構的帶隙基準電路提供基準輸出電壓約為1.26 V，其所需電源電壓更高[1-2]。即使低壓結構帶隙基準電路對電源電壓的要求一般需要在1 V以上[3-4]。

但是隨著CMOS制造工藝的特征尺寸變小，特別是隨著電池式供電設備的使用，為了實現低功耗電路的目的，片上電路系統的供電電壓越來越低，低電源壓帶隙基準電路的設計刻不容緩[5]。

本文通過仿真并分析低電壓下帶隙基準電路設計難點及原因，提出了一種應用于電源電壓下的實現帶隙基準電路的解決方案，即使用Doubler電路對超低電壓進行倍壓，然后用該電壓給帶隙基準電路進行供電，實現帶隙基準電壓輸出。……