Xilinx、ARM、Cadence攜手臺積公司共同構建首款采用7納米工藝的CCIX測試芯片

Xilinx、ARM、Cadence攜手臺積公司共同構建首款采用7納米工藝的CCIX測試芯片

賽靈思、ARM、Cadence和臺積公司宣布一項合作，將共同構建首款基于臺積7納米FinFET工藝的支持芯片間緩存一致性(CCIX)的加速器測試芯片，并計劃在2018年交付。這一測試芯片旨在從硅芯片層面證明CCIX能夠支持多核高性能ARM CPU和FPGA加速器實現一致性互聯。

出于功耗及空間方面的考慮，在數據中心內對應用進行加速的需求日益增長，諸如大數據分析、搜索、機器學習、4G/5G無線、內存內數據處理、視頻分析及網絡處理等應用，都已受益于可在多個系統部件中無縫移動數據的加速器引擎。CCIX將支持部件在無需復雜編程環境的情況下，獲取并處理位于任何地方的數據。

CCIX將利用現有的服務器互連基礎架構，實現對共享內存更高帶寬、更低延遲和緩存一致性的訪問。這將大幅提升加速器的可用性以及數據中心平臺的整體性能和效率，降低進入現有服務器系統的壁壘，并改善加速系統的總擁有成本(TCO)。

這款采用臺積7納米工藝的測試芯片將以ARM最新的DynamIQ CPU為基礎，并采用CMN-600互聯片上總線和其他基礎IP。為了驗證完整的子系統，Cadence提供了關鍵I/O和內存子系統，其中包括了CCIX IP解決方案(控制器和PHY)、PCI Express 4.0/3.0(PCIe 4/3)IP解決方案(控制器和PHY)、DDR4 PHY、外設IP(例如I2C、SPI和QSPI)以及相關的IP驅動程序。 Cadence的驗證和實施工具將被用于構建該測試芯片。測試芯片可通過CCIX片到片互聯一致性協議(CCIX chip-to-chip coherent interconnect protocol)實現與賽靈思16納米Virtex UltraScale+ FPGAs的連接。