基于FPGA的PCMA解調器設計與實現

權 安，劉春冉

(中國電子科技集團公司第五十四研究所，河北 石家莊 050081)

基于FPGA的PCMA解調器設計與實現

權 安，劉春冉

(中國電子科技集團公司第五十四研究所，河北 石家莊 050081)

針對現有衛星轉發器帶寬資源緊張的問題，在對成對載波多址技術(Paired Carrier Multiple Access，PCMA)的工作原理、關鍵技術和實現方式研究的基礎之上，提出了一種基于FPGA的PCMA信號解調器實現方案。詳細介紹了干擾抵消過程中所采用的參數估計等關鍵技術，并且利用遲早門電路進行了簡化設計，給出了相應的ModelSim仿真和實現資源占用情況。通過衛星通信測試驗證了該方案的可行性。

PCMA；參數估計；干擾抵消；FPGA

0 引言

成對載波多址接入(PCMA)技術是一種特殊的衛星通信多址接入技術，1998年由美國ViaSat公司提出，針對的是采用透明轉發器以自環模式工作的雙向衛星通信系統，例如：VAST衛星通信系統[1]。PCMA技術具有3個顯著的優點：① 信道資源利用率提高一倍；② 下行信號抗截獲能力強；③ 可以與其他多址方式結合使用[2]。

目前，ViaSat公司已有多款采用PCMA技術的產品，例如：VAST系統的Calypso III和Calypso IV子載波終端[3]。國內同類文獻中幾乎都處于技術探討和可行性層面，對于參數估計、干擾重構等具體算法在PCMA系統中的實際應用還有待進一步研究。本文從硬件實現的角度出發，分析、對比了自干擾信號參數的估計算法以及PCMA信號解調器的實現方式，并進行了優化設計，降低了算法的實現難度，從而完成了對PCMA信號的準確分離和對目標信號的正確解調。

1 PCMA系統工作原理

PCMA系統組成如圖1所示。

圖1 PCMA系統組成

相互通信的兩地面站發射的信號在頻域和時域上完全重疊，地面站同時收到對方發射的信號和本方發射的、經過透明轉發后返回本站的信號，本方需要先對返回的本站信號進行抵消才能解調出對方發射的信號[4]。

與傳統通信信號解調相比，PCMA信號解調需要先進行自干擾信號抵消，再進行常規解調[5]。具體處理流程如圖2所示，經過下變頻的PCMA信號先經過相關檢測完成捕獲[6]，再利用本地發送信息估計出自干擾信號的定時、頻率、相位和幅度，從而恢復出本地信號進行干擾抵消。最后，將經過干擾抵消的PCMA信號進行常規解調。

圖2 PCMA信號解調處理流程

2 PCMA信號解調關鍵技術

在高斯信道下，經過下變頻處理后，己方接收到的PCMA信號r(t)表示為：

r(t)=s(t)+j(t)+n(t)。

(1)

式中，s(t)為目標信號，即對方發送的信號；j(t)為自干擾信號；n(t)為系統中的高斯白噪聲。

目前衛星通信系統中多采用PSK調制方式，因此，假設自干擾信號j(t)也是PSK信號，該信號可以表示為：

(2)

式中，A為信號幅度；ω為載波剩余頻偏；θ為載波瞬時相位；a(n)為發送的符號序列；h(t)為信道沖擊響應；T為符號周期；τ為傳輸時延。

為了在本地恢復自干擾信號j′(t)，需要對自干擾信號j(t)的定時、頻率、相位和幅度進行估計。

因此一方面對新建、改建110kV及以上的線路參數，要求按照有關基建工程驗收規程的規定，在設備投入運行前進行實際參數測試；二方面進一步加強全網主變中性點接地方式的管理；三方面根據雙側電源復雜電網的線路零序電流保護中，零序電流I段作為速動段保護，對于超短線路（2km以下）及短線路（10km以下）宜退出運行的規定，建議將110千伏乃嘎I線、奪城線、柳西雙線等長度15km以內共計12條線路的零序電流I段保護功能退出運行。

首先，采用差分共軛相關算法進行定時捕獲和傳輸時延估計，該方法可以消除載波頻偏對相關檢測的影響[7]。將經過下變頻處理后的基帶信號與延時一個符號的基帶信號共軛相乘，經過低通濾波得到差分信號；本地信息序列經過差分處理，再經過與接收信號相同的數字調制；將接收到的差分信號與本地產生的差分調制信號進行滑動相關運算，如果出現的峰值大于預設門限，則認為完成定時捕獲，并根據峰值位置獲得傳輸時延的估計值τ′[8]。

由于本地信息序列是已知的，經過定時捕獲后，可以通過式(3)消除數字調制對頻率估計的影響[9]，并利用zk自相關函數的增量進行頻偏估計[10]。

(3)

式中，rk為PCMA信號；ck為本地信號。

頻偏估計的表達式為：

(4)

式中，T為符號周期；R(i)為zk自相關函數；w(i)為窗函數，其表達式為：

(5)

假設觀測長度為L=2N+1，可以通過下式獲得相位估計值[11]：

(6)

本地信號ck可以表示為：

(7)

在對PCMA信號的定時和頻率校正的基礎上，將PCMA信號與本地信號共軛相乘，可得

(8)

考慮到sk、nk與ck都是統計獨立的，自干擾信號j(t)的幅度估計值可以通過式(9)得到[12]：

(9)

利用參數估計獲得的定時、頻率、相位和幅度信息，對本地發送信息進行數字調制，從而恢復出本地信號。再通過將接收到的PCMA信號與本地恢復信號相減完成自干擾信號抵消，將抵消后的信號進行常規解調即可獲得對方發送的信息[13]。

3 PCMA的實現方式

PCMA是一個自干擾系統，PCMA信號解調基本上都是采用先抵消后解調的思路，但是在具體實現時，主要有2種不同的實現方式：PCMA調制解調器結構和PCMA干擾抵消器結構，下面將分別進行介紹[14]。

3.1 PCMA調制解調器結構

PCMA調制解調器結構中包含2個調制器，一個用于產生發射出去的干擾信號，另一個用于恢復接收到的干擾信號，其結構如圖3所示。接收信號先經過下變頻到基帶，一路進行信號檢測和參數估計，控制本地干擾信號的產生和參數調整；另一路經過延時處理，與本地干擾信號進行抵消。最后，將經過抵消處理后的基帶數據送入常規解調器。

圖3 PCMA調制解調器結構

3.2 PCMA干擾抵消器結構

PCMA干擾抵消器作為獨立設備串接在信道設備和調制解調器之間，其結構如圖4所示。PCMA干擾抵消器將中頻數據一路發射出去，將另一路進行解調，解調結果作為本地參考。本地信號抵消器結構與PCMA調制解調器中的基本相同，區別在于進行抵消處理的是中頻信號。

圖4 PCMA干擾抵消器結構

2種結構中，PCMA干擾抵消器雖然可以直接與現有信道設備和調制解調器相連，使用簡單，但需要先對本站發送的中頻信號進行解調，再利用解調結果作為本地參考進行干擾抵消，而且需要輸出抵消后的中頻信號，中間環節多、設備復雜且成本高。而PCMA調制解調器可以采用一體化設計、集成度高、實現復雜度低，可以在單個FPGA芯片中實現，有利于降低成本，所以這里選用PCMA調制解調器結構實現方式。

4 PCMA信號解調的FPGA實現

隨著FPGA的片上資源和處理速度不斷增長，使得在單個FPGA芯片中實現PCMA信號解調成為可能。在FPGA片內主要需要實現：數字調制單元、相關檢測單元、參數估計單元和常規數字解調單元。同時，在數字板卡設計時，需要在板卡上使用AD和DA芯片，以滿足同時發送和接收信號的要求。

為了降低自干擾信號參數估計在FPGA實現中的復雜度，這里采用了遲早門電路進行參數調整，如圖5所示。輸入數據經過早門和遲門處理，與原數據一起送入比較器，根據選定的準則判斷向早門或者遲門方向調整環路參數，使得環路輸出為最優值[15]。雖然環路收斂需要一定的時間，但是PCMA信號屬于連續信號，因此這部分時間對系統功能而言可以忽略不計。

圖5 遲早門電路示意

在信干比為0 dB條件下，即干擾信號和目標信號功率相同，對符號速率為2 Msps、調制樣式為QPSK的PCMA信號進行解調的ModelSim仿真波形圖如圖6所示。

圖6 PCMA信號解調ModelSim仿真波形

圖6中第1個信號為疊加了目標信號和干擾信號的PCMA信號；第2個信號為本地恢復出的干擾信號；第3個信號為目標信號；第4個信號為經過干擾抵消后恢復出的目標信號。從圖6中可以看出，恢復出的目標信號與原信號基本相同，抵消效果良好。

本方案設計的PCMA解調器和常規解調器接收PCMA信號時的星座圖如圖7所示。從圖7中可以看出，常規解調器的星座點很分散，無法對PCMA信號正確解調；本方案設計的PCMA解調器恢復出的星座點匯聚情況比較好，基本消除了干擾信號的影響。

圖7 2種解調器對PCMA信號解調的星座圖

以Xilinx公司V6系列315T型FPGA芯片為例，該方案的資源占用情況如表1所示。從表1中可以看出，該方案的資源占用量少，為隨后進行的信道譯碼、CRC校驗等功能預留了足夠的資源，易于擴展。

表1 資源占用表

5 結束語

本文利用PCMA系統中自干擾信號與目標信號的弱相關性，對PCMA自干擾信號參數估計方法和實現方式進行了研究，提出了一種經過優化的硬件實現方案。該方案已經通過了地球同步軌道衛星通信測試，運行穩定，抵消效果良好。在單個FPGA芯片中實現PCMA信號解調，不僅降低了解調器的硬件成本，而且有利于實現設備的小型化，在工程實踐中具有良好的應用價值。

[1] DANKBERG M.Paired Carrier Multiple Access(PCMA) forSatellite Communication[C]∥First Presented At Pacific Telecommunication Conference,Honolulum Hawaii,1998:787-791.

[2] 汪春霆，潘申富，易克初.一種雙向鏈路頻譜重疊共享頻帶的衛星通信系統[J].微波學報，2011，27(1)：83-86.

[3] 姚蒔霖，陳惠民.衛星通信系統成對載波多址技術的應用[J].上海大學學報，2004，10(3)：241-243.

[4] 馬計剛，劉同佩，陸健峰.PCMA衛星系統中信號抑制與同步技術[J].電訊技術，2005(3)：152-154.

[5] 潘申富.三種PCMA返回信號捕獲方案分析與比較[J].無線電工程，2011，41(2)：13-15.

[6] 劉 征，汪春霆.一種實現PCMA信號快速捕獲的方法[J].無線電工程，2006，36(2)：17-19.

[7] 曾興雯，劉乃安，孫獻璞.擴展頻譜通信及其多址技術[M].西安：西安電子科技大學出版社，2004.

[8] 邵淑媛，張揚.成對載波多址系統中干擾信號延時的估計[J].信息與電子工程，2006，4(1)：49-52.

[9] BIAN Dong-ming,ZHANG Geng-xin.A Maximum Likelihood Based Carrier Frequency Estimation Algorithm[C]∥Signal Processing Proceedings,WCCC-ICSP,5th International Conference,2000:185-188.

[10] 公 博，郭 慶.PCMA系統自干擾頻率估計新算法[J].通信技術，2010，43(11)：37-39.

[11] CAOURAS N,MORAWSKI R,LE-NGOC T.FastCarrier Recovery for Burst-mode Coherent Demodulation Using Feed-forward Phase and Frequency Estimation Techniques[C]∥ Electrical and Computer Engineering,IEEE Canadian Conference,1999:79-83.

[12] 付 迪，高 勇.非對稱PCMA衛星信號的截獲方法[J].現代電子技術，2007(7)：28-30.

[13] 潘申富，白 棟，依那.成對載波多址系統中干擾信號幅度的估計[J].真空電子技術，2003(2)：21-24.

[14] 劉文峰.PCMA干擾抵消性能仿真[D].西安：西安電子科技大學，2008.

[15] 田 耘，徐文波，張延偉.無線通信FPGA設計[M].北京：電子工業出版社，2008.

權 安 男，(1983—)，工程師。主要研究方向：數字信號處理。

劉春冉 女，(1983—)，高級工程師。主要研究方向：無線通信。

Design and Implementation of PCMA Demodulator Based on FPGA

QUAN An，LIU Chun-ran

(The54thResearchInstituteofCETC,ShijiazhuangHebei050081,China)

Considering the spectrum resource shortage of transponders in satellite communication,a demodulator design based on FPGA is proposed by analyzing the operating principle,key technologies and implementing methods of Paired Carrier Multiple Access(PCMA).A detailed description of parameter estimation for interference cancelling is given.The early-late gates loop is introduced for simplifying this design.The ModelSim simulation and hardware resource occupation of this design are shown in this paper.Finally,the effectiveness of this design is verified by a series of satellite communication tests.

PCMA;parameter estimation;interference cancellation;FPGA

10.3969/j.issn.1003-3106.2017.05.27

權 安,劉春冉.基于FPGA的PCMA解調器設計與實現[J].無線電工程,2017,47(5):111-114.[QUAN An,LIU Chunran.Design and Implementation of PCMA Demodulator Based on FPGA[J].Radio Engineering,2017,47(5):111-114.]

2017-02-10

國家部委基金資助項目。

TN911

A

1003-3106(2017)05-0111-04