JESD204B協議中自同步加解擾電路設計與實現

歐陽靖，姚亞峰，霍興華，譚宇（中國地質大學 機械與電子信息學院，湖北 武漢430074）

JESD204B協議中自同步加解擾電路設計與實現

歐陽靖，姚亞峰，霍興華，譚宇
（中國地質大學 機械與電子信息學院，湖北 武漢430074）

作為JEDEC最新修訂的AD/DA串行傳輸協議，JESD204B采用自同步擾碼對數據鏈路層原始信號進行隨機化轉換，有效地避免了雜散頻譜產生 ，減少了物理層誤碼概率。本文基于經典狀態機結構對JESD204B協議中自同步加擾及解擾電路進行設計實現，文章闡述了協議中自同步擾碼的原理細節，提出了一種加擾與解擾狀態電路的設計方案，最終對該方案進行實現、仿真與綜合。仿真與綜合結果表明該方案充分兼容協議控制信號，功能完全符合協議要求，增強了加解擾電路的穩定性與容錯性，同時提高了電路的處理效率，可應用于JESD204B高速串行接口電路設計中。

電路設計；JESD204B協議；加解擾狀態電路

JESD204B作為JEDEC國際組織于2011年修訂的AD/DA采樣數據傳輸協議[1]，實現了多鏈路多通道串行傳輸的同步傳輸，單通道的數據傳輸速率達到12.5 Gbps，顯著提升了數據轉換器（ADC/DAC）與邏輯設備（ASIC/FPGA）之間的數據吞吐率。

JESD204B協議將加擾處理作為發送端數據鏈路層的首個環節，對傳輸層輸入的幀數據進行隨機化處理；在接收端方面，將解擾作為數據鏈路層的最后一個處理環節，還原數據。擾碼的作用主要分為兩個方面：其一，數據經過加擾的隨機化處理，打亂連續相同字節間的相關性，避免物理層轉換后的模擬信號出現雜散頻譜，防止雜散頻譜引起的電磁干擾，減少誤碼發生的概率，增加數據傳輸的準確性；……