絕熱式漸次充電技術在CMOS電路中的應用

陳夢浩　程耕國　程驊

摘 要： 隨著集成電路技術的不斷發展，功耗帶來的挑戰也日益突出，因此各種節能方法被不斷地提出。基于以上所提及的功耗問題，提出一種絕熱式漸次充電技術，它能夠有效地降低CMOS電路中的能量損耗，達到節能的目的，同時還能降低電路中信號傳播時延。這種絕熱式漸次充電驅動器是由若干電容、直流電源和相關MOSFET組成的，在這種電路中，漸次式電壓的產生幾乎不消耗能量。為了凸顯該技術的優勢，將這種方法與傳統的變化電壓降低功耗的方法進行比較，經過最終的仿真對比發現該技術比傳統的變化電壓節能方法在能耗上大幅度降低，與此同時電路中信號傳播時延也相應地得以降低。

關鍵詞： 節能； CMOS電路； 絕熱式漸次充電； 傳播時延

中圖分類號： TN433?34； TN710.2 文獻標識碼： A 文章編號： 1004?373X（2017）10?0138?04

Abstract： With the development of integrated circuit technology， the challenge brought by power dissipation has become more prominent， and many power?efficient methods have been proposed. Since the situation exists， an adiabatic stepwise charging technique is put forward in this paper， which can effectively reduce power dissipation in CMOS circuit to achieve the goal of energy conservation and can also reduce time delay of signal propagation in circuit. This adiabatic stepwise charging driver is composed of some capacitors， DC power supply and related MOSFET. The stepwise voltage hardly consumes energy in this circuit. In order to highlight the advantages of the technology， this method is compared with the traditional one. The simulation results show this technology can reduce energy dissipation more than the traditional methods， and decrease the time delay of signal propagation in circuit.

Keywords： energy conservation； CMOS circuit； adiabatic stepwise charging； propagation delay

0 引 言

隨著電子技術進入“功耗限制”時代，一種基于CMOS電路的絕熱式充電技術被用來研究功率損耗的問題[1]。對于一般的CMOS電路而言，電路中的電容在充電過程中會消耗巨大的能量。例如一個電容C在恒定電壓源VDD下充電，那么這個電容能夠儲存的靜態電能為[CV2DD2]，同時該電路中電阻上的功率損耗也是[CV2DD2]，這時就可通過改變電源電壓來降低功耗。然而在絕熱式充電電路中，電容C通過充電過程儲存靜態電能時電路中的電阻不會消耗任何能量，這就是絕熱式充電電路的優點。隨著集成電路的發展趨于密集型，絕熱式充電技術的使用越來越廣泛。

為了更加有效地降低電路中的功耗，一種有別于以前的絕熱式充電技術被提了出來。在以往的絕熱式電路中，其支路上的電容必須比負載電容大得多，這是因為電容器必須是以恒定電壓進行充電或者放電過程，因此電路中動態損耗就會增加。該絕熱式充電技術結合了漸次充電電壓產生電路，通過利用平衡電容器來達到平衡節點電壓的目的。為了達到這個目的，有必要在改變電容器兩端初始電壓之前去檢測絕熱式漸次充電電路的穩定性。

1 功率損耗分析和變化電壓節能法

在CMOS電路中的功率損耗主要包括動態能量損耗，靜態能量損耗和短路電流損耗等，這些功耗在CMOS電路中的分布如圖1所示[2]。

在實際生產工作中，有許多方法可以解決電路中的高功耗問題，通過調節電路中的電源電壓是最為普遍的方法，因為這種方法在降低功耗方面也是最簡單方便的。通過改變電路中的供電電壓VDD來降低功耗是可行的，因為當電源電壓下降VDD時，負載電容節點處在充放電的時候損耗的能量會降低。但是有時降低電源電壓的方法卻不能起到降低功耗的作用，相反隨著電源電壓VDD不斷下降，導致CMOS器件的泄漏電流呈指數增長，信號傳播時延也會增加，最終也會導致電路中的總功耗急劇的升高。

2 絕熱式漸次充電技術

為了滿足嚴格地降低電路功耗的要求以及要使之適用于各種場合，因此絕熱式漸次充電技術應運而生。這個電路中支路上的電容與負載電容的電容量相近，這就會使CMOS電路中的動態損耗在一定程度降低。同時，該電路中的電壓振幅并沒有被降低，從而使電路中的所有器件都能夠正常的運行。因為具有上述優點，絕熱式漸次充電技術能得以應用，且較多地應用在供電電壓不可商量的連接上。例如：CMOS部分的接口供電電壓一般為3.3 V或者5 V，驅動CCD和LCD器件所需要的電壓達到12 V，控制MEMS傳感器和執行器的所需要的電壓高達數百伏，因此該技術能夠在實際中廣泛應用[4]。

CMOS電路中的漸次充電電壓產生器示意圖如圖2所示，它是由若干個開關、直流電源以及兩端電壓在0～VDD之間單調性變化的負載電容CL連接而成的。

通常來說，在運用了漸次充電技術的CMOS電路中，其功耗的大小和電路中開關的數量有關，具體電路如圖3所示。假設現在有電容CT，它比負載電容CL要小很多，并且電路中的每個開關都能夠閉合足夠多的時間去完成充電過程。這樣電路中的槽電壓在經過一定時間就會自動地上升到理論的電壓值。也就是說，漸次充電技術是通過應用一種數字控制信號將輸出轉換到理想的數值[5]。當然漸次充電技術也有它的局限性，因為這個電路中的MOSFET其實就相當于一個開關，這個開關在使用時會有一定的限制，那就是MOSFET導通必須滿足其輸入電壓要大于它的閾值電壓[6]。

3 仿真驗證

通過在絕熱式漸次充電電路進行實驗操作和Matlab仿真，得到了相應的仿真結果圖。為了準確地驗證相關結論和技術的準確性和創新性，在這里設立漸次充電支路中的開關個數為5個，負載電容CL為10 μF，其他的電容為0.1 μF，電源電壓VDD為2 V，其具體的實驗電路如圖4所示。

假如該電路中所有的MOSFET都是導通的，并且電路中的元器件也正常運行，那么負載電容在充電過程中的兩端最高電壓是2 V。圖5是負載電容CL兩端。電壓隨時間變化的趨勢圖。因為漸次充電電路支路中的開關的個數是5個，所以負載電容CL兩端電壓的上升階段就可以分為5個階段，故該負載電容兩端電壓的上升趨勢滿足了漸次式充電的相關特性，即電壓逐步上升的特性[7]。通過觀察會發現每個階段電壓的增加量幾乎是相等的，并且每一階段經歷的時間也是相等的。伴隨著負載電容充電時間的不斷延長，電容的充電過程也更加迅速[8]。通過分析可以得到的結論是當電路中的開關全部處于閉合狀態時，負載電容CL兩端的電壓Uc是呈階梯式漸次上升的。因此可以知道如果把電路中支路上的開關依次關掉，那么負載電容CL兩端的電壓必然會從2 V逐步降到0 。

上述仿真圖中列出的是電源電壓分別為0.4 V，0.8 V，1.2 V，1.6 V，2.0 V時電路總的功耗以及電路中信號傳播時延的變化情況。從該圖中可以看出隨著電壓的逐漸上升，電路中總功耗就會不斷的增加，但是電源電壓處于0.4 V處的功耗卻比處于0.8 V處的功耗更大，這是因為當CMOS電路中電壓低時會導致電路中的泄漏電流急劇的增加，這樣就會導致靜態損耗升高，繼而使電路中的總功耗變大，因此在CMOS電路中一定要避免電源電壓過低。同時，在變化電壓降低功耗的方法中，隨著電壓的逐步升高，電路中的信號傳播時延也會不斷降低，從而使電路中信號傳播也更快一些。表1是利用變化電壓的方法在不同電壓下所對應的電路總功耗以及信號傳播時延。

從圖7可以看出，其功耗和傳播時延隨電壓變化趨勢和變化電源電壓方法得到的仿真圖走勢有些相似，只是利用絕熱式漸次充電技術時電路中的總功耗會更低一些，并且該電路中的信號傳播時延和變化電壓得到的信號傳播時延也不相同。表2是利用絕熱式漸次充電的方法在不同供電電壓下所對應的電路總功耗以及信號傳播時延。實際上這個電路中主要的功耗是集中在負載電容CL上，而其他支路上的損耗是可以忽略不計的。通過相關圖表對比可知，在相同供電電壓下，使用漸次充電技術時電路總的功耗相較一般的CMOS電路的總功耗有大幅度的下降，并且電路中信號傳播時延也在一定程度上降低。因為在該實驗電路的漸次充電電路上有5個開關，根據相關公式和仿真圖可以知道該電路的理論總功耗與實驗仿真得出的電路總功耗是很相近的，這也很好地驗證了絕熱式漸次充電技術的優勢和特點。除此以外利用絕熱式漸次充電驅動器的另一個優勢是可以讓接入該電路中的元器件以更低的工作頻率運行，這樣就可以使該電路中的元器件在工作時的功耗更低，從而達到節能的目的。

4 結 論

通過相關的實驗數據和仿真結果圖可以看出，絕熱式漸次充電技術在降低電路中的功耗以及提高電路中信號的傳播速度有著不錯的效果，與變化電壓降低功耗方法比較，它有著巨大的優勢。因此在集成電路發展日趨密集化的背景下，絕熱式漸次充電技術有巨大的發揮空間，必然能在一定程度上解決CMOS電路中出現的功耗問題。

參考文獻

[1] HANCHATE N， RANGANATHAN N. LECTOR： a technique for leakage eduction in CMOS circuits [J]. IEEE transactions on very large scale integration systems， 2004， 12（2）： 196?200.

[2] 張興，杜剛，王源，等.超低功耗集成電路[J]，中國科學：信息科學，2012，42（12）：1544?1558.

[3] KANG S M， LEBLEBICI Y. CMOS digital integrated circuits analysis and design [M]. New Delhi： Tata McGraw?Hill， 2003.

[4] ROY K， PRASAD S C. Low?power CMOS VLSI circuit design [M]. New York： Wiley， 2000.

[5] SHARMA Vijay Kumar， PATTANAIK Manisha. VLSI scaling methods and low power CMOS buffer circuit [J]. Journal of semiconductors， 2013， 34（9）： 20?22.

[6] DHILLON Y S， DIRIL A U， CHATTERJEE A， et al. Analysis and optimization of nanometer CMOS circuits for soft?error tolerance [J]. IEEE transactions on very large scale integration systems， 2006， 14（5）： 514?519.

[7] CHEN S H， LIN Y L， CHAO C T. Power?up sequence control for MTCMOS designs [J]. IEEE transactions on very large scale integrate （VLSI） systems， 2012， 30： 1?11.

[8] YUAN Z， NAINANI A， KUMAR A. InGaSb： single channel solution for realizing III? VCMOS [C]// Proceedings of VCMOS Symposium. Honolulu： [s.n.]， 2012， 6： 184?185.