基于多核處理器S698PM的終端系統硬件設計

李 光，顏志宇，張天宇，黃小虎

(珠海歐比特控制工程股份有限公司，廣東 珠海 519080)

基于多核處理器S698PM的終端系統硬件設計

李 光，顏志宇，張天宇，黃小虎

(珠海歐比特控制工程股份有限公司，廣東 珠海 519080)

隨著航天技術的不斷發展和研究的不斷深入，星載數據總線作為航天器中各個設備和子系統之間的“骨架”和“神經”，其對數據傳輸的處理能力直接影響著整個系統的性能，為此需要一種高速、可擴展、低功耗、低成本的通用通信鏈路接口來滿足星載數據傳輸要求。文章主要闡述了針對星務計算機上基于S698PM的CPCI接口的Space Wire數據總線終端系統的硬件設計，為今后S698PM多核處理器和Space Wire總線在我國其他航天任務中的應用打下了良好的基礎。

多核處理器S698PM；Space Wire總線；CPCI接口

0 引言

Space Wire技術是歐空局為解決星上數據傳輸問題而提出的一種新的高速 (2 Mb/s～400 Mb/s)、點對點、全雙工的串行總線網絡。Space Wire不僅具有較高的數據傳輸速率，而且加強了在線錯誤檢測和恢復、故障處理和保護以及系統時間廣播等方面的功能，使之更加適應航天器的空間運行環境。本文在研究Space Wire總線的基礎上，分析了Space Wire總線接口終端的設計與實現，并著重分析了系統中主要組成部分的功能和設計。

1 Space Wire網絡系統概述

Space Wire網絡采用的路由方式為動態路由，就是節點和節點之間以及節點和路由器之間沒有固定的數據通道，而是根據需要進行改變，不同源節點與目的節點之間的通信數據可以通過動態路由方式共用一條鏈路完成交叉傳輸，從而通過有限的物理鏈路建立起大量的節點之間的“虛擬信道”；Space Wire系統由多個鏈路、節點和路由器組成。節點是在網絡中進行包傳輸的源點和目的點；鏈路提供從一個節點到另一個節點間進行包傳輸的媒介。節點可以直接通過鏈路連接或者通過路由器連接；路由器將多個節點連接在一起，通過一定的路由機制將來自一個節點的數據包路由到其他節點上去[1]。圖1為Space Wire網絡示意圖。

圖1 Space Wire網絡示意圖

2 設計與實現方案

本文設計的Space Wire終端系統采用直接從模式設計，支持4路Space Wire總線通信，主要由處理器控制模塊、存儲器模塊、Space Wire驅動模塊和CPCI接口模塊4部分組成。

2.1 終端系統總體結構

本文設計的Space Wire終端系統硬件主要由處理器控制模塊、存儲器模塊、SPW驅動模塊和CPCI接口模塊組成，圖2所示為 Space Wire終端系統結構框圖。此終端系統遵循ECSS-E-ST-50-12C協議規范，通過Space Wire總線接口實現各個設備與子系統之間高速、實時、確定、可靠的數據交換[2]。

圖2 Space Wire終端系統結構框圖

圖3 S698PM芯片結構框圖

2.2 處理器控制模塊

本文設計的Space Wire終端系統，處理器控制模塊選用珠海歐比特控制工程股份有限公司的一款多核并行處理器SoC芯片S698PM，圖3為S698PM芯片結構框圖。此芯片采用對稱多處理架構(SMP)，7級流水線，遵循SPARC V8架構標準，內部集成4個相同的高性能處理器核心和豐富的片上外設總線資源(包括Space Wire、1553B、CAN、以太網等)，融入了三模冗余容錯、存儲器檢錯糾錯、指令流水線重啟等技術，支持RS232、JTAG、Ethernet在線調試，具有“抗輻照、高集成度、低功耗、超穩定、長壽命、小型化”等特點，為我國衛星、飛船、空間站、深空探測器等外太空電子智能系統及裝備提供抗輻照、高性能、高可靠的核心處理器芯片的保障和支持。

處理器控制模塊主要實現Space Wire節點的數據收發、字符判別、數據流控制、鏈路錯誤檢測與恢復以及與CPCI 9032通信接口通信等功能。Space Wire鏈路接口主要由接收器、發送器、控制器組成。下面簡單介紹Space Wire 節點控制器的工作過程。圖4所示為Space Wire節點控制器功能結構框圖。

控制器根據外部輸入的鏈路控制信號，復位或使能接收器和發送器，在接收器和發送器輸出的狀態信號基礎上判斷鏈路是否建立連接以及鏈路是否發生錯誤，在發生錯誤后執行錯誤恢復操作，重新建立鏈路連接。

接收器負責根據輸入的數據和狀態信號恢復采樣時鐘，并以此時鐘為基準對數據信號串并轉換以及判斷接收到的字符類型，將判斷出的字符類型送到控制器；另外，接收器負責時鐘恢復、數據解析、數據錯誤和狀態的檢查等，并將檢測到的錯誤信號送到控制器，由控制器完成錯誤恢復。

發送器負責波特率控制和對發送的數據進行DS編碼。波特率控制允許用戶在9種不同的波特率中根據需要進行切換；數據的DS編碼按照相應的字符發送需求和優先級完成相應的字符發送，如果沒有字符發送需求，則發送空字符以維持鏈路之間的鏈接。另外，發送器還負責數據和狀態的檢測，并將錯誤信號送到控制器，由控制器完成錯誤恢復[3]。

2.3 Space Wire驅動模塊

Space Wire終端系統支持4路Space Wire總線通信，由于S698PM芯片內部集成4通道的Space Wire總線節點控制器,其中SPW0、SPW1內置LVDS模塊，SPW2、SPW3沒有內置LVDS模塊,因此SPW0、SPW1只需通過鏈路直接連接，而SPW2、SPW3需要選用TI公司的高速差分線接收器SN65LVDS32D和高速差分線發送器SN65LVDS31D芯片作為Space Wire總線電平的轉換和驅動，實現Space Wire終端系統數據與各個設備和子系統之間的數據交換。

圖4 Space Wire 節點控制器功能結構框圖

2.4 存儲器模塊

存儲器模塊選用珠海歐比特控制工程股份有限公司的“高性能、高可靠、抗輻照”SIP立體封裝大容量存儲Flash芯片VDNF32G08RS50MS4V25和DDR2芯片VD2D1 G08RS74MS1U6，主要用于指令和數據的存儲、傳輸、分析等功能，解決了對Space Wire終端系統大容量存儲器的需求。

2.5 CPCI接口模塊

CPCI接口模塊主要用于Space Wire終端系統的供電和上位機通信功能，CPCI接口與處理器S698PM的通信選用PLX公司CPCI9030芯片，采用直接從模式設計，通過CPCI接口將Space Wire終端系統嵌入在各個設備和子系統中，通過Space Wire網絡之間的互聯，實現各個設備和子系統之間的數據交換[4]。

3 結論

本文在研究多核并行處理器SoC芯片S698PM和Space Wire總線的基礎上，分析了基于S698PM的CPCI接

口的Space Wire數據總線終端系統硬件設計，并著重分析了系統中各個模塊的功能，此方案對今后多核處理器SoC 芯片S698PM在我國航天星務計算機及其他任務中的應用具有重要意義。

[1] 陳大羽，王琨，李濤，等，空間高速總線Space Wire節點的設計與實現[J].航天返回與遙感，2010，31(4)：58-64.

[2] 歐比特控制工程股份有限公司.EMBC1000-PCISPW型Space Wire節點通訊板卡使用說明書[Z].2013.

[3] 歐比特控制工程股份有限公司.高性能32 位多核處理器SOC 芯片S698PM 用戶手冊[Z]，2014.

[4] 陳健飛，曹松.Space Wire總線接口終端的設計與實現[J].微計算機信息，2010，26(82)：123-124.

The hardware design of terminal system based on multi-core processor S698PM

Li Guang， Yan Zhiyu， Zhang Tianyu， Huang Xiaohu

(Zhuhai Orbita Control Engineering Co.，Ltd.，Zhuhai 519080, China)

With the deepening of the development of space technology and research, space-borne data bus as the “skeleton” and “nerve” between the various equipments and subsystems of spacecraft, its ability to deal with data transmission directly affects the performance of the whole system, therefore we need a high speed, extensible, general communication link interface of low power consumption, low cost to meet the requirements of spaceborne data transmission. This article mainly elaborated the hardware design of Space Wire data bus terminal system based on the S698PM CPCI interface whch is applied to the satellite computer. For the future S698PM multi-core processors and Space Wire bus application in other space missions in China laid a good foundation.

multi-core processors S698PM；Space Wire bus；CPCI interface

V19

A

10.19358/j.issn.1674- 7720.2017.09.010

李光，顏志宇，張天宇，等.基于多核處理器S698PM的終端系統硬件設計[J].微型機與應用，2017,36(9)：31-33.

2017-03-30)

李光(1983-)，男，本科，主要研究方向：基于SPARC架構的SOC與立體封裝SIP產品的應用及宇航總線電子產品研發、設計、應用。

顏志宇(1984-)，男，本科，主要研究方向：基于SPARC架構的SOC產品與立體封裝SIP產品的應用及宇航總線電子產品研發、設計、應用。

張天宇(1991-)，男，本科，主要研究方向：基于SPARC架構的SOC產品與立體封裝SIP產品的應用及宇航總線電子產品研發、設計、應用。