一種基于CameraLink的數字圖像處理系統

高 媛， 商遠波

(上海無線電設備研究所， 上海 200090)

一種基于CameraLink的數字圖像處理系統

高 媛， 商遠波

(上海無線電設備研究所， 上海 200090)

針對高幀頻相機輸出的圖像數據量大的特點，設計并實現了一種基于CameraLink的高速實時數字圖像處理系統。文中介紹了系統的設計思路、工作原理和硬件結構,并詳細描述了該系統的CameraLink標準圖像輸入及控制接口模塊、FPGA圖像采集和控制模塊、DSP圖像處理模塊和CameraLink標準圖像輸出及控制接口模塊的硬件構成。該系統能夠實現對CameraLink協議輸出信號的快速圖像處理和視頻顯示的功能。

圖像采集； 圖像處理； 控制模塊

0 引言

目前，數字成像探測設備已廣泛應用到航空、航天和軍事等領域。隨著數字相機的分辨率和幀頻的不斷提高，使得相機和圖像采集卡之間的通信速率變的異常重要，相應地對成像電路的數據傳輸系統也提出了更高的要求。隨著接口傳輸標準的不斷發展，CameraLink技術以其固有的低電壓、低功耗和有利于高速傳輸等特點，正逐漸成為寬帶高速成像系統設計的首選接口標準。

本文考慮到可見光探測設備工程研制實際要求，設計了一種以FPGA+DSP為核心處理模塊基于CameraLink協議的高速實時圖像數據采集與處理系統。其中，FPGA模塊主要完成圖像的采集和數據二值法、直方圖統計等預處理；DSP模塊主要完成對接收到FPGA預處理后的圖像進行圖像識別、目標形心提取、跟蹤等處理。

1 CameraLink標準的接口簡介

CameraLink是一種基于視頻應用發展而來的接口技術，它解決了視頻數據輸出和采集之間的速度匹配問題，是由國家半導體試驗室 (NI，National Instruments)于2000年推出的一種通信接口。CameraLink標準在ChannelLink標準的基礎上又多加了6對差分信號線，4對用于并行傳輸相機控制信號，其它2對用于相機和數字圖像處理系統(或其它圖像接收處理設備)之間的串行通信。CameraLink標準中，相機信號分為四種：電源信號、視頻數據信號(ChannelLink標準)、相機控制信號、串行通信信號。

其中，視頻數據信號部分是CameraLink的核心，該部分其實就是ChannelLink協議，ChannelLink原理圖，如圖1所示。

圖1中,主要包括5對差分信號，即X0-/X0+、X1-/X1+、X2-/X2+、X3-/X3+、Xclk-/Xclk+。視頻部分發送端將28位的數據信號和1個時鐘信號，按7:1的比例將數據轉換成5對差分信號。接收端使用ChannelLink芯片(如ChannelLink轉TTL/CMOS的芯片DS90CR288)將5對差分信號轉換成28位的數據信號和1個時鐘信號，其數據傳輸速率可達2.38 Gbit/s。28位的數據信號包括4位視頻控制信號和24位圖像數據信號[1]。

2 硬件組成

數字圖像處理機的硬件組成框圖如圖2所示，分別為CameraLink圖像輸入及控制接口模塊、FPGA圖像采集和控制模塊、DSP圖像處理模塊和CameraLink圖像輸出及控制接口模塊。可見光成像探測系統工作流程：相機輸出的信號經過CameraLink電纜傳輸到板上的MDR26接插件，由CameraLink圖像輸入及控制接口模塊將LVDS信號轉換成并行的TTL/CMOS信號送入FPGA模塊，實現數據的短時存儲和預處理。經過FPGA預處理的圖像數據，分2路進行傳輸，1路通過CameraLink圖像輸出及控制接口模塊，經過SDR26接插件送到CameraLink圖像采集卡采集并顯示出來；另1路送到DSP模塊，進行目標信息提取處理[2]。

3 關鍵模塊設計

3.1 CameraLink圖像輸入及控制接口模塊

CameraLink圖像輸入及控制接口模塊硬件組成框圖，如圖3所示。ChannelLink原理傳輸的4路數據LVDS信號和1路時鐘LVDS信號，通過LVDS線路接收器DS90CR288將其轉換成并行的TTL/CMOS信號，送入FPGA的雙端口RAM中，實現數據的短時存儲。CameraLink接口相機的4路LVDS控制信號，分別是CC1、CC2、CC3和CC4，通過DS90LV031將其轉換為TTL信號送給FPGA。本方案通過CC1對相機的工作模式進行控制，使其工作在外觸發模式，便于將輔助數據加載在每幀圖像數據的第0行中。CameraLink串行通信部分的2對差分信號SerTFG和SerTC，通過DS90LV019芯片完成差分對信號和TTL信號之間的轉換[3]。

3.2 FPGA圖像采集和控制模塊

FPGA圖像采集和控制模塊主要完成圖像數據預處理、相機工作參數設置、原始圖像數據輸出和系統工作時序控制等。其中，圖像數據預處理流程圖如圖4所示，主要包括圖像數據拆分緩存、圖像數據二值化、直方圖統計和預處理后的數據緩存[4]。

該模塊使用的是Xilinx公司的Virtex5系列XC5VSX95T，除了先進的高性能邏輯架構，Virtex-5 FPGA還包含多種硬IP系統級模塊，包括強大的36 Kb Block RAM/FIFO、第二代25x18DSP Slice、帶有內置數控阻抗的SelectIO技術、ChipSync源同步接口模塊、系統監視器功能、帶有集成DCM(數字時鐘管理器)和鎖相環(PLL)時鐘發生器的增強型時鐘管理模塊以及高級配置選項。Virtex-5 SXT為具有高級串行連接功能的高性能信號處理應用的子系列，可滿足系統邏輯連接要求。

3.3 DSP圖像處理模塊

DSP圖像處理模塊流程圖如圖5所示，主要包括FPGA預處理圖像數據采集、數據預處理、目標檢測、目標形心提取、輸出測量信息到FPGA等功能。數據預處理主要包括圖像分割、匹配等高層圖像處理算法[5]。

方案選用TI公司的TMS320C6455定點DSP芯片。該芯片擁有8個獨立的功能單元，其中有2個16位乘法器和6個算術邏輯單元，其最大峰值速度9 600 MIPS，最高主頻高達1.2 GHz。它有16 Mbit片內集成大容量SRAM，擁有64位高性能外部存儲器接口，可與多種同步或異步存儲器直接相連，可接入大容量的SDRAM存儲器，EMIFA的四個CE空間能接入高達1 G字節；TMS320C6455擁有2個多通道緩沖串口(McBSP，最高速率達75 Mbit/s)，64個EDMA通道以及HPI、GPIO等可靈活使用的資源。因此,可以很好地滿足圖像處理算法的復雜性、實時性和靈活性要求。

3.4 CameraLink圖像輸出及控制接口模塊

CameraLink圖像輸出及控制接口模塊硬件組成框圖，如圖6所示。FPGA輸出的圖像數據和時鐘信號，通過線路驅動器DS90CR287將其轉換成串行的LVDS信號，送到圖像采集卡，通過實時圖像顯示測試設備顯示。測試設備輸出4路LVDS相機控制信號，數字圖像處理系統通過DS90LV032將其轉換為TTL信號送給FPGA。CameraLink串行通信部分的2對差分信號，通過DS90LV019芯片完成差分對信號和TTL信號之間的轉換。

4 結論

本文闡述了CameraLink協議的原理及特點，提出了一種基于CameraLink標準的高速實時數字圖像處理系統的設計與實現方法，基于模

塊化設計思想，采用FPGA完成圖像的采集和預處理，采用DSP完成復雜圖像的目標識別算法，實現目標檢測和實時跟蹤。通過實驗驗證，在完成上述功能的基礎上，系統實時數據運算處理能力達到50幀/秒，每幀圖像數據規模為1024×1024×8bits。此外，該系統可替代基于計算機的高速實時圖像采集處理系統，實現了實時性高、處理數據量大、體積小、成本低的目的。整個硬件電路設計結構簡單，性能可靠，軟件控制靈活，成本較低，效果良好穩定，具有廣闊的應用前景。

[1] 陳偉,宋燕星.基于LVDS技術的高速數字圖像傳輸系統[J]. 電子測量技術， 2008， (11)： 271，371，471.

[2] 李雁斌，張敏.星載微波跟瞄雷達系統設計特點[J]. 制導與引信， 2013， 34(4)： 39-45.

[3] 沈鴿，王美嬌，嵇曉強. 基于CameraLink的視頻圖像采集與傳輸系統[J]. 微計算機信息， 2011, 27(8)： 99-100.

[4] 邵姚定， 何立萍. 導引頭信號和圖像處理技術研究[J]. 制導與引信， 1998， 19(1)： 33-41.

[5] 黃勇，程曉瞳，雷威. 用于小行星探測的多光譜圖像處理技術[J]. 制導與引信， 2013， 34(4)： 28-32.

A Digital Image Processing System Based on CameraLink

GAOYuan,SHANGYuan-bo

(Shanghai Radio Equipment Research Institute, Shanghai 200090, China)

Aiming at characteristic of mass data of image out from high-frame camera,a high-speed real-time image acquisition and processing system based on CameraLink is designed and implemented. The design thinking, functionality,hardware architecture of the system are described in detail, and the CameraLink image input and control interface module,FPGA image data acquisition and control module,image processing module with a DSP as its core,CameraLink image output and control interface module are described. This system can implemente fast image processing based on CameraLink and video display function.

image acquisition； image processing; control module

1671-0576(2017)01-0029-04

2016-01-05

高媛(1980-)，女，高級工程師，碩士，主要從事星載微波、光學探測雷達總體技術研究。

TN957.52

A