一種降抖動的位同步環路設計與實現

張 盼，鐘 升，張 琦，楊 恒

（1.西安微電子技術研究所 陜西 西安710054；2.西安通信學院 陜西 西安 710106）

一種降抖動的位同步環路設計與實現

張 盼1，鐘 升1，張 琦1，楊 恒2

（1.西安微電子技術研究所 陜西 西安710054；2.西安通信學院 陜西 西安 710106）

針對通信系統中位定時環路自噪聲過大的問題，改進了傳統Gardner位同步環路，采用改進型Gardner算法與PSO算法優化的預濾波器相結合的方式，從定時誤差檢測和波形預處理兩方面有效抑制了環路的定時誤差抖動，提升了環路收斂速度。通過算法仿真，驗證了該改進環路的正確性和有效性；通過FPGA驗證，表明了該環路的可實現性和良好的工程應用價值。

位同步環路；改進型Gardner算法；PSO算法；定時誤差抖動；FPGA

在數字通信系統中，為了實現正確的數據通信任務，需要實現多種同步功能。位同步是同步系統的關鍵，其質量的好壞直接影響整個通信系統的性能。因此，關于位同步的研究和算法層出不窮，其中Gardner算法[1]具有不受載波相偏影響、實現簡單等優點，在數字同步通信系統中被廣泛應用。然而傳統Gardner算法的定時誤差檢測在環路收斂后仍存在較大的自噪聲，造成定時誤差抖動較大[2]，繼Gardner后的國內外學者提出了很多改進方法，主要分為兩大類，算法改進類[3]和波形預處理類[4]。文中采用粒子群算法[5]和誤差檢測算法相結合的改進方案，有效抑制了傳統環路自噪聲較大的缺陷，明顯減小了定時誤差抖動，大大改善了位同步系統的性能。

1 傳統位同步環路

傳統位同步環路采用數字鎖相環[6]結構，包括內插濾波器、定時誤差檢測、環路濾波器和數控振蕩器4個部分，其結構框圖如圖1所示?！?br>