電表用主控芯片的低功耗設計研究

周芝梅，趙東艷，王艷艷，何旭杰

(1.北京智芯微電子科技有限公司 國家電網公司重點實驗室 電力芯片設計分析實驗室，北京 100192;2.北京智芯微電子科技有限公司 北京市電力高可靠性集成電路設計工程技術研究中心，北京 100192)

電表用主控芯片的低功耗設計研究

周芝梅1,2，趙東艷1,2，王艷艷1,2，何旭杰1,2

(1.北京智芯微電子科技有限公司 國家電網公司重點實驗室 電力芯片設計分析實驗室，北京 100192;2.北京智芯微電子科技有限公司 北京市電力高可靠性集成電路設計工程技術研究中心，北京 100192)

智能電表的功能日趨復雜，電表要求能持續現場工作不少于5年，所以對主控芯片的功能和功耗要求都比較高。研究設計了一款新型電表用主控芯片，功能方面集成了RTC模塊、LCD驅動及常用的通信接口模塊，同時為了達到低功耗指標，設計了三種不同的工作模式滿足電表不同應用場景下的低功耗需求。經過實測，在電表的各種工作模式下，本芯片都實現了非常好的功耗性能。

智能電表；低功耗； 微控制單元；工作模式

0 引言

智能電表作為智能電網建設中的重要組成設備，從以往單一電能計量功能，發展為可以實現階梯電量計費、保存歷史用電數據、關鍵事件告警和支持多種通信模式等復雜功能。同時電表標準要求1 200 mA鋰電池，在電能表壽命周期內無需更換，斷電后可維持內部時鐘正常工作累計不少于5年[1]， 所以電表主控的低功耗設計非常重要。

本文垂直優化電表不同應用場景下的工作需求，研制了集高精度實時時鐘[2]、溫度傳感、顯示模塊、多種通信接口于一體的主控SoC芯片。同時基于動態電源管理技術，芯片的工作模式、工作電壓和頻率可以隨業務模型靈活配置，使芯片的性能和功耗達到最優。

1 系統功能分析

常用的智能電表方案應用框圖如圖1所示，電表完成的功能主要包括電能計量、數據的安全保護、本地RTC計時以及支持電表的對外通信，包括485通信口、SPI、I2C和紅外，還有本地液晶顯示、按鍵觸發等功能[3-4]。電表的應用方案中，用到的功能芯片包括： 一顆主控芯片，一顆RTC芯片，一顆安全芯片，一顆EEPROM和一顆計量芯片，主控MCU芯片完成重要的控制、通信等功能。

圖1 智能電能表典型應用方案

根據電表的應用需求，電表主控的設計主要關心兩個方面，一是主控完成的功能，二是主控的功耗，這兩點是芯片設計的關鍵。

2 主控芯片的功能結構

根據電源應用方案的分析，本文設計的電表主控芯片，功能框圖如圖2所示，芯片CPU采用ARM Cortex-M0[5-6]，內置128 KB Flash存儲器，32 KB RAM，集成了四通道DMA；三路串口分別負責與485通信、載波模塊和紅外收發器通信，SPI與計量芯片通信；ISO7816與ESAM安全芯片通信， I2C分別與EEPROM通信；液晶驅動最大支持4×34和6×32的LCD驅動模式；另有4路TIMER、1路看門狗等功能。

圖2 電表主控芯片功能框圖

芯片架構采用AMBA二級總線結構，一級AHB總線上含兩個主設備CPU和DMA，三個從設備分別是SRAM控制器、Flash控制器和APB 橋，總線采用矩陣結構互聯，提高數據帶寬；二級APB總線掛的是ADC、GPIO、SPI、RTC和串口等外設。

3 芯片的低功耗設計技術

CMOS邏輯電路的功耗可以分為動態功耗和靜態功耗兩部分。動態功耗是指當芯片處于激活(Active)狀態時，也即信號發生跳變時的功耗，靜態功耗是指芯片處于未激活狀態或者沒有信號跳變時的功耗[7]。 動態功耗70%源自開關電容電流功耗[8]，開關電容的功耗定義如式(1)所示：

P=0.5*T*C*V2*f

(1)

靜態功耗主要是指泄漏電流功耗，在CMOS電路中，有反偏PN結漏電流和亞閾值溝道電流，靜態功耗主要取決于不同工藝的器件參數。

3.1 芯片的低功耗模式設計

為了降低芯片工作時的功耗，根據電表的不同應用場景，設計了三個不同的工作模式，以滿足電表不同應用場景下的低功耗需求。三種工作模式分別為Active、Sleep和Stop，Active工作模式應用于電表正常工作時，Sleep應用于電表掛裝后市電掉電，以電池供電的工作模式，Stop模式適合電表放在庫房尚未掛裝時的極低功耗模式。這三種工作模式之間的轉換如圖3所示。

圖3 芯片工作模式轉換圖

這三種工作模式的切換控制在PMU模塊里實現，在軟件寫完相應控制寄存器后，PMU根據控制寄存器的內容，使用硬件狀態機完成三種狀態之間的切換，主要包括時鐘模塊的關閉、Isolation控制信號的使能和電源模塊的關閉等。三種工作模式的具體工作狀態如下：

(1)Active模式

此模式為主控的正常工作模式，在這個模式下， 芯片工作于高頻RCHF 32 MHz時鐘，也可由軟件配置為其分頻時鐘，CPU時鐘打開，周圍的功能模塊的工作模式由CPU運行軟件設置決定。

(2)Sleep模式

在此模式下，大部分功能模塊包括CPU的時鐘被關閉，PMU、中斷處理模塊和RTC工作于低頻晶振時鐘XTLF(32 768 Hz)，然后由硬件狀態機將高頻32 MHz時鐘關閉。

Sleep模式下可以支持的喚醒源包括：按鍵喚醒，比較器喚醒，RTC定時喚醒中斷，32 768 Hz晶體停振檢測喚醒和看門狗喚醒。

(3)Stop模式

在這個模式下，芯片的時鐘首先被切換到低頻時鐘XTLF(32 768 Hz)， PMU模塊自動將LDO18和LDO33都關閉，使工作在這兩個電源域的模塊都掉電以降低功耗。此時芯片只保留有RTC定時喚醒和管腳按鍵喚醒，其他喚醒源不支持。功耗只剩RTC的功耗和按鍵喚醒模塊的功耗，其他數字模塊的由于完全掉電，沒有功耗。

圖4 三種工作模式的功能和功耗模型

上述三種工作模式對應的功能和功耗模型如圖4所示， Active模式下支持的功能最多，功耗也最大，相反，Stop模式下支持的功能最少，對應的功耗也最低。

3.2 芯片低功耗電源設計

配合芯片的三種工作模式，芯片采用了多電源域的設計技術，整個芯片的內部電源分為三大塊：VDD18LC，VDD18和VCC33，如圖5所示。VCC33電源下工作的主要是模擬模塊，包括ADC轉換電路(ADC)、溫度傳感器(PTAT)、顯示屏驅動(DISP DERIVER)、低電壓檢測(LVD)和比較器(COMP)。VDD18給大部分數字電路提供工作電壓，包括M0 CPU、RAM控制器、SPI控制器等大部分的數字功能模塊。當芯片工作在Stop工作模式時，VCC33和VDD18這兩個電源域都支持關斷，以降低芯片的靜態電流。VDD18LC也是1.8 V數字電路工作電壓域，只不過這部分電源只要芯片工作就需要常開，不支持局部關斷，在這個電壓域工作的電路有32 768 Hz振蕩電路、RTC及補償電路、按鍵檢測電路。

圖5 芯片電源域設計示意圖

不同工作模式下電源域的開關狀態如表1所示。

表1 工作模式與電源域

3.3 芯片低功耗電路設計

電路的動態功耗正比于電路翻轉頻率和電路規模，SoC電路中時鐘的動態功耗約占芯片動態功耗三成。所以，降低芯片動態功耗的一大舉措是降低時鐘和信號的翻轉頻率。在本文設計的主控芯片中，降低動態功耗主要采取以下幾種技術：

(1)門控時鐘技術

對每個功能模塊設計單獨的時鐘門控，在不需要模塊工作時關閉模塊時鐘，減少時鐘電路的翻轉功耗； 同時，在對芯片的RTL代碼進行綜合時，插入時鐘門控單元，這樣寄存器輸入端的時鐘在信號不翻轉時就不會翻轉，極大地降低了時鐘的動態功耗[9]。

(2)低功耗總線技術

現在的SoC設計都采用標準化總線完成芯片內模塊的互聯，總線的引入使得芯片設計進入模塊化結構設計，方便系統的集成，也有利于系統的擴展。但另一方面， AHB總線和APB總線信號伸展到了芯片的每一個功能模塊，從總線的互斥性可以看到，總線的主設備同一時刻只會訪問一個從設備，但是不被訪問的從設備的輸入總線信號還是會跟隨翻轉，所以總線的無效翻轉功耗很高。

本設計采用總線反相技術來降低總線的功耗。在每個時鐘周期，總線矩陣處理模塊將總線上當前數據總線值與上一個數據值進行比較，選擇是發送原碼還是反碼，選擇依據是哪一種碼導致總線的翻轉更少，設計時需要總線增加一位極性信號，以讓接收模塊正確地恢復總線上的數據。例如，如果當前周期總線數據為0000，下一個周期總線數據為1110，則總線下一周期實際會傳輸的數據是0001，同時將極性反轉信號置起，這樣從設備接收到這組信號后，會將總線數據取反，還原出真正的總線數據1110。這項技術極大地減小了總線的動態功耗。

(3)異步電路設計

在同步電路中，系統由全局時鐘控制，在每個時鐘脈沖到來時，所有的觸發器都會運行，并消耗動態功耗，盡管在這個過程中一部分觸發器并沒有新的數據需要存取。而異步電路則沒有這種無效的功耗浪費，系統的電路單元僅在需要其工作的時候才啟動，完成工作之后就恢復靜止狀態，處于靜止狀態的電路單元僅僅消耗漏電流，而不會有無效的動態功耗。

在該芯片的設計中，對于部分在低功耗模式下需要工作的電路，在RTC、WDT和按鍵檢測電路中，局部使用了異步電路設計技術，大大降低了這部分電路在低功耗模式下的動態功耗。

4 結論

本論文設計了一款集成RTC和多種常用通信接口的電表主控芯片，通過針對性地規劃芯片的電源域和工作模式，在設計上融合多種低功耗設計技術，使電表在倉庫存儲、正常工作和電池供電等不同應用場景下，都能達到理想的低功耗。

該芯片在TSMC 180 nm 工藝線流片生產。對芯片在室溫下進行實際測試，在三種工作模式下的功耗數據如下：

(1) Active模式：CPU從RAM 執行指令，芯片電流115 μA/MHz；

(2) Sleep模式：芯片工作模塊包括RTC、IO檢測模塊和中斷控制模塊，RAM數據保持，芯片電流1.45 μA。

(3) Stop模式：芯片工作模塊包括PMU、RTC和IO檢測模塊，RAM掉電，芯片電流0.85 μA。上述數據與目前德州儀器、英飛凌等國際大公司同類芯片的功耗數據相當，實現了非常好的低功耗性能[9-11]。

[1] 國家電網公司企業標準Q/GDW1364-2013 單相智能電能表技術規范[S].2013.

[2] 趙東艷，周芝梅,王于波，等.一種基于累積誤差控制的RTC補償算法及電路[J].電子技術應用，2014，40(3)：66-68.

[3] 申斌.智能電表系統的設計與研究[D].南京：南京林業大學,2013.

[4] 靜恩波.智能電網AMI中的智能電表系統設計[J].電測與儀表,2010,S2(4):46-49.

[5] ARM Limited. Cortex-M0 integration and implementation manual[Z]. 2009.

[6] ARM Limited. Cortex-M0 User guide reference manual[Z]. 2009.

[7] 馬芝.低功耗方法在SoC芯片設計中的應用[J].中國集成電路，2010,19(9):38-46.

[8] 崔義智.低功耗技術在后端設計中的應用[D].上海：復旦大學，2008.

[9] Freescale. K17 sub-family reference manual[Z].2014.

[10] ST. STM32L063R8C8 reference manual[Z].2014.

[11] Texas Instruments. MSP430F41x2 data sheet[Z]. 2011.

Research on the low power design of MCU used in smart meter

Zhou Zhimei1,2, Zhao Dongyan1,2, Wang Yanyan1,2, He Xujie1,2

(1. State Grid Key Laboratory of Power Industrial Chip Design and Analysis Technology, Beijing Smart-Chip Microelectronics Technology Co., Ltd., Beijing 100192, China;2. Beijing Engineering Research Center of High-Reliability IC with Power Industrial Grade, Beijing Smart-Chip Microelectronics Technology Co., Ltd., Beijing 100192, China)

The construction of smart grid has led to a more and more complex function demand for smart meter. At the same time the meter must continue to work on field for no less than five years, so low power design requirement is very high for the Microcontroller Unit (MCU) of the meter. This paper focuses on the design of a MCU used in the smart meter, which integrates the function modules including RTC module, LCD driver module, and the common communication interface modules. The chip is designed in three work modes to meet the low power consumption demand of the meter in different scenarios. In the actual test, the chip is proved to achieve a very good power data in all three work modes.

smart meter; low power; MCU; work mode

TN492

A

10.19358/j.issn.1674- 7720.2017.16.009

周芝梅，趙東艷，王艷艷，等.電表用主控芯片的低功耗設計研究[J].微型機與應用，2017,36(16)：30-32，40.

2017-02-21)

周芝梅(1977-)，通信作者，女，碩士研究生，工程師，主要研究方向：信號處理與專用集成電路設計。E-mail:zhouzhimei@sgitg.sgcc.com.cn。

趙東艷(1970-)，女，碩士研究生，高級工程師，主要研究方向：信號處理與專用集成電路設計。

王艷艷(1982-)，女，碩士研究生，中級工程師，主要研究方向：專用集成電路設計。