基于全流程并行加速的改進數字下變頻器設計*

吉煒寰，鄒玉煒，黃磊

(1.河南職業技術學院電氣工程系，鄭州450046;2.安陽師范學院物理與電氣工程學院，河南安陽455000; 3.東南大學電氣工程學院，南京210096)

基于全流程并行加速的改進數字下變頻器設計*

吉煒寰1*，鄒玉煒2，黃磊3

(1.河南職業技術學院電氣工程系，鄭州450046;2.安陽師范學院物理與電氣工程學院，河南安陽455000; 3.東南大學電氣工程學院，南京210096)

針對寬帶通信雷達探測系統中高速率數據處理難度較大的問題，設計了一種全流程并行化處理的高速率數字下變頻器，混頻模塊采用并行化的流水線坐標旋轉數字計算機(CORDIC)對來自A/D的高速采樣數據進行分組處理，以降低單個通道的數據率;抽取濾波模塊采用多相濾波器進一步將高階卷積網絡進行并行化分解，減少不必要的乘累加運算。實驗結果表明:最大處理速率由原先的131MHz提高到了255MHz，改進設計利用現有硬件條件大幅度提高了處理速度，減少了通帶內信號的衰減。

數字下變頻器;坐標旋轉數字式計算機;多相分解;抽取濾波

在現代寬帶通信雷達探測系統中，盡管高速過采樣技術有利于提高信噪比和鏡頻抑制比，也能有效減少信號失真［1-3］，但由于器件性能的限制，系統需要通過數字下變頻器件在不過度惡化信號質量的同時降低處理速度，當前通用數字下變頻器大多采用典型的基于多級抽取濾波的結構，中頻數字信號首先與數控振蕩器NCO(Numerically Controlled Oscillator)產生的本振信號混頻，然后通過CIC高倍率信號抽取，HB半帶濾波器以及FIR高階抗混疊濾波后解調出I/Q兩路正交信號，用于后續處理估計。而NCO和FIR濾波器往往成為影響系統采樣頻率提升的關鍵節點，這是因為目前實現NCO多采用直接數字式頻率合成方法，本質上是將存儲在ROM中的波形在相位域進行采樣，最高輸出頻率將是1/2倍的fclk，ROM器件的訪問速度受限，所以不能一味提高采樣頻率;同時，高階抗混疊濾波器大量采用基于乘累加的卷積結構，增加了硬件布線難度及延遲，隨著階數和時鐘頻率的增加，各路徑延遲的不同步將導致數據建立時間過長，無法輸出穩定結果。為了降低FIR濾波器的處理負擔，CIC濾波器的抽取倍率不得不進一步提高，導致通帶衰減過快，人為惡化了信號質量，在后續處理中必須進行補償處理［4-6］。為此，本文利用多相并行計算的思想重新設計了下變頻器，將包括混頻和濾波運算在內的整個處理流程進行全并行化處理，在降低單個通道數據率的同時有效提升了系統的處理效率。

1 基于多相并行的改進NCO設計

多相分解思想本質上是將單條數據處理路徑通過多路并行處理，降低單個路徑的數據吞吐速率［7-8］。采用經典DDS結構的NCO，其相幅變換模塊成為制約DDC整體速度的瓶頸，雖可采用流水線技術進行優化，亦不能對速度有質的提高。由式(1)知，這最終將影響可調頻率范圍。

圖1 多相分解NCO原理

將相位序列每M個分為一組，初始相位字設為MK，則NCO開始工作后，相位累加器將進行0，MK，2MK…NMK的線性累加，在累加器輸出NMK的每一個間隔周期內，單路移相器將同時并行產生NMK+K，NMK+2K…NMK+(M-1)K共M路偏移相位值，這些值同時被讀入M個幅相轉換模塊，每一個相位字將產生一個幅值，最后通過M倍采樣率的換向器進行并串轉換，將并行的數據合成高速串行數據流。如果單路NCO的最高工作頻率為Fmax，則理論上最終輸出的數據速率為MFmax，可調頻率范圍變為0～0.5MFmax，提高了M倍。

1.1 基于多相并行加速的CORDIC設計

圖1本身存在一些不足，以最簡單的二相分解DDC為例，如果采用查找表法，這將消耗4個LUT，同原始DDC結構相比，將消耗成倍的存儲器資源，增加器件的功耗，對于信道化接收機而言不便采用。此外，采用此結構后I/Q兩路的數據吞吐量過大，大大增加了后續同步處理壓力。CORDIC算法則很好適應這種結構，該算法的全稱為坐標旋轉數字式計算［9-12］，目前在數字信號處理領域獲得了廣泛應用，它僅利用移位相加運算同時實現了正交信號的合成與混頻，不需要查找表和乘法器，適合高速數據運算。假設有一個二維矢量其初始位置為→P0=(a0，b0)T，當它以逆時針逐級旋轉θ角后至α，新的坐標值變為:

式中，αT為目標向量的角度。如果將初始坐標向量設為(a0，b)T=(0，x［n］)T，x［n］為射頻采樣信號，則上式變為:

從上式可見，在旋轉模式下，CORDIC算法可以實現正交混頻的功能。利用CORDIC算法實現的多相分解DDC結構如圖2所示。

圖2 CORDIC算法實現多相分解混頻

由于CORDIC核同時實現了NCO和混頻功能，因此需前置換向器，預先對x［n］作相位分解。該結構的優勢是顯而易見的，它雖然總的采樣率變為原來的M倍，但單路DDC速率并不高，此外該結構省去了混頻乘法器和查找表。

1.2 流水線CORDIC實現

圖3展示了16級流水線CORDIC電路結構，該電路由4個模塊組成:旋轉象限變換單元、多級流水線旋轉單元、幅值變換單元、模式選擇單元。

公元前359年，秦孝公命商鞅頒布《墾田令》，拉開了全面變法的序幕。在商鞅前后兩次變法中，重農抑商、獎勵耕織的政策從未改變。《史記·商君列傳》載：“僇力本業，耕織致粟帛多者復其身。事末利及怠而貧者，舉以為收孥。”“為田開阡陌封疆，而賦稅平。”[6]商鞅承認土地私有，允許自由買賣，適應了當時以鐵器、牛耕為代表的新的先進的生產力，獎勵“耕織致粟帛多者”，懲罰“事末利及怠而貧者”在今天看來是落后的，然而在自給自足的自然經濟下無疑是正確的，通過發展農業，封建國家可以征收穩定的土地稅，可以更好地控制金字塔底端的農民群體，提高農民的生產積極性，促進國家經濟迅速發展。

圖3 流水線CORDIC原理

若輸入向量僅經過簡單迭代旋轉，CORDIC最大可調節范圍為-99.88°～99.88°［11-12］，為了實現圓周范圍內旋轉，需要借助三角函數的對稱性對輸入的旋轉角度進行象限變換，同時對輸出的坐標幅值變換，具體方法可參考文獻［11］中的說明。在旋轉模式下，CORDIC計算機對向量模值有一定縮放，在16級迭代情況下，縮放值趨于常數:

為了防止結果溢出，需要將初始輸入信號幅值統一右移一位，即縮小0.5倍。

2 基于多相并行的抽取濾波器設計

為了降低后續抽取濾波器的處理壓力，亦采用多相并行處理的思想重新設計濾波器組［13］。對于一個N階常規FIR濾波器，其時域卷積表達式為:

式中，h(m)表示N階單位脈沖響應函，是一個有限長的序列;x(n-m)表示輸入信號經過m個抽頭延時線后的結果。整個濾波器通過有限次乘累加算法實現。

利用z變換可以將上式寫作:Y(z)=X(z)H(z)，其中:

由于對NCO進行了M相分解，等效于在每一個通路上對信號進行了M倍抽取，S假定濾波器的階數為M的整數倍，則式(1)可以重寫為:

式中，h(Mm+l)稱為FIR濾波器的多相分量，基本原理圖如圖4所示。

圖4 多相分解濾波器原理

從圖4可以看出，原來需要N階乘累加運算的濾波器被分解為N/M階，雖然消耗的乘法器總數沒有減少，但通過并行處理和數據提前抽取，在減少了不必要運算的同時提高了乘法器的使用效率。實際設計中M倍的抽取處理被圖2中的前端高速換向器所代替。

3 系統設計與實驗分析

3.1 參數設計與邏輯綜合

就單頻信號而言，多相分解DDC本質上只是將原來單通道NCO的工作頻率降低了M倍，由fclk變為fclk/M，故式(1)仍然適用。而對于雷達系統中廣泛使用的線性調頻連續波(LFMCW)而言，初始頻率字K將步進增加，隨著K值的線性增加，相移量也將分組步進，原來一個時鐘周期內步進的頻率值Δf，將花M個時鐘周期完成，根據文獻［14］可以推導得到新的波形參數公式:

式中，ΔK為頻率步進字，B為F LMCW的帶寬，T為FMCW的持續時間，fclk和f'clk分別代表CORDIC工作時鐘以及頻率步進字寄存器的工作時鐘。因此，在達到同樣帶寬和持續時間下，頻率步進字也必須提高M倍。

采用FPGA設計實現了8相分解DDC，選用Altera公司的StratixⅡ系列的EP2S130芯片進行邏輯綜合。FIR濾波器原型采用16 bit、64階等波紋結構，對于單個通道僅需8次乘累加運算。通過邏輯綜合可得，系統共消耗44 528個邏輯單元，115個9 bit嵌入式硬件乘法器，0 bit嵌入式M4K存儲單元，系統最大采樣速率為255 MHz。對比之下，除去其他組件，單個64階常規FIR濾波器經過綜合后最大工作頻率僅能達到79 MHz，無法直接處理高速數據流，單個查找表法NCO也只能達到131 MHz的最大采樣速率，同時將多消耗256 kbit嵌入式M4K存儲單元，因此改進設計顯著提升了DDC的處理速率。

3.2 閉環實驗與結果分析

圖5 閉環實驗

實驗搭建如圖5所示的閉環系統［15-16］，AD9954作為多功能頻率合成器的核心器件，可編程產生頻率為70 MHz，掃頻寬度5 MHz的LFMCW信號，掃頻周期10ms，AD9652高速ADC板卡將采集到的模擬中頻信號轉換為200 MHz采樣率16 bit數字信號，數字信號送入FPGA內部的多相數字下變頻器處理得到基帶正交信號，數字信號通過SRIO總線送入計算機進行時頻域分析。AD9652板卡和FPGA內部均有鎖相環PLL模塊，可將外部10 MHz晶振信號倍頻至所需的系統時鐘。實驗結果如圖5所示。

圖6 閉環實驗結果

由于10 ms共產生5×105個樣值，為方便觀察僅在時域中顯示前3.2×103個樣值的處理結果。

圖6中200 MHz的LFM信號通過8倍率多相抽取濾波后變為25 MHz基帶，從基帶頻譜圖看出，5 MHz的原始掃頻信號被完整恢復出來。

為了進一步證明改進設計對信號失真度有改善，圖7和圖8對比了兩種抽取濾波器的頻響特性。

圖7 濾波器幅頻特性比較

圖8 濾波器相頻特性比較

根據設計的波形參數可知，濾波器的通帶邊緣位于:5 MHz/100 MHz=0.05。CIC濾波器采用典型的5級級聯結構，從圖7看出，由于其帶內衰減過快，在0.05附近幅度衰減值達到-12 dB，而FIR抽取濾波器僅為0.002 dB，具有平坦的通帶特性。因此，改進設計能夠在實現抗混疊濾波功能的同時，將基帶信號的失真保持在極小的范圍內。

圖8對比了濾波器的相頻特性，從圖8可以看出，在0～0.05的通帶內，各個濾波器均具有十分近似的線性相位曲線。因此在相位域，改進設計能夠滿足指標要求。該實驗證實了改進的全流程并行數字下變頻器的可行性和有效性。和傳統方法比，該方案在現有硬件條件下大幅度提高了下變頻器的處理速度的同時還有效減少了基帶信號的失真。

4 結束語

本文提出了一種改進的高速數字下變頻器，采用并行化處理，將高速采樣數據進行多相分解，降低單個通道中混頻器和濾波器的處理速度，其中混頻模塊采用CORDIC算法，降低了多相分解NCO的資源需求，多相FIR濾波器和普通CIC抽取器相比，對信號的失真影響更小。該方法總的采樣率雖然很高，但通過增加相位通道數及多相濾波器的級聯，大大提升了雷達探測系統對后續數據的處理能力。采用閉環實驗的方法將200 MHz過采樣中頻LFMCW數字信號輸入設計電路中進行功能驗證，跟常規電路相比，系統在實現高速信號下變頻的同時，有利于減小信號的幅相失真。

［1］劉勁，戴奉周，劉宏偉.基于過采樣抽取子帶處理的寬帶雷達雜波抑制［J］.電波科學學報，2011，26(1):95-101.

［2］邱賀，段永紅.用于感應式磁傳感器低噪聲前置放大器的研制［J］.儀表技術與傳感器，2015(1):22-24.

［3］李剛，張麗君，林凌，等.結合過采樣技術和鋸齒成形函數的微弱信號檢測［J］.電子學報，2008，36(4):756-759.

［4］Aggarwal S，Meher PK，Khare K.Multirate Filter Design and Implementation for Mixed-Signal ICs［J］.Elektrotechnik und Informationstechnik，2015，132(6):262-268.

［5］Gordana JD，Fred H.Design ofWideband CICCompensator Filter for a Digital IF Receiver［J］.Digital Signal Processing，2009， 19(5):827-837.

［6］翟瓊華，歐毅，薛晨陽，等.SIW交指帶通濾波器的設計與仿真［J］.傳感技術學報，2015，28(9):1379-1383.

［7］張飛，伍小寶.廣義多相濾波及其應用［J］.雷達科學與技術，2014，12(3):262-266.

［8］郭連平，田書林，王志剛，等.并行數字下變頻中的NCO實現研究［J］.儀器儀表學報，2012，33(5):998-1004.

［9］Aggarwal S，Meher P K，Khare K.Scale-Free Hyperbolic CORDIC Processor and Its Application to Waveform Generation［J］.IEEE Transactions on Circuits and Systems，2013，60(2):314-326.

［10］祁艷杰，劉章發.基于Parallel-CORDIC的高精度高速度直接數字頻率合成器的FPGA實現［J］.電子學報，2014，42(7): 1392-1397.

［11］徐成，秦云川，李肯立，等.免縮放因子雙步旋轉CORDIC算法［J］.電子學報，2014，42(7):1441-1445.

［12］胡煜.基于FPGA實現改進CORDIC算法研究［J］.電子器件，2014，37(2):358-360.

［13］宋廣怡.FIR濾波器的8路多相27子濾波器實現結構［J］.無線電工程，2015，45(2):22-25，63.

［14］王煒珽，李淑華，張文旭.基于FPGA實現直接數字頻率合成脈沖線性調頻信號［J］.現代電子技術，2015，38(10):10-15.

［15］劉恒，熊豐，孟瑞麗，等.微機械振動電場傳感器閉環自激驅動建模及系統仿真［J］.傳感技術學報，2015，28(6):825-830.

［16］馮丹，任宏濱，李偉偉，等.反激式開關電源控制系統小信號模型［J］.探測與控制學報，2015，37(5):89-93.

吉煒寰(1974-)，男，河南鄭州人，講師，碩士，主要研究方向為自動控制與電子技術，weih74@126.com;

鄒玉煒(1974-)，男，河南安陽人，講師，博士，主要研究方向為新能源發電與無線電能傳輸;

黃磊(1980-)，男，河南商丘人，講師，博士，主要研究方向為電機設計優化及控制系統。

Design of Improved High-Speed Digital Downconverter Based on Full Poly-phase Parallel Acceleration*

JIWeihuan1*，ZOU Yuwei2，HUANG Lei3

(1.Department of Electrical Engineering，Henan Polytechnic，Zhengzhou 450046，China;
2.College of Physics and Electrical Engineering，Anyang Normal University，Anyang He’nan 455000，China;
3.College of Electrical Engineering，Southeast University，Nanjing 210096，China)

Aiming to overcome challenge of high-speed data processing in broadband communication radar detection system，a full parallel accelerating computation based digital downconverter is proposed.Mixing module adopts pipelined coordinate rotation digital computer(CORDIC)to realize parallel processing of A/D dataflow，which can reduce data rate in single channel.Extraction module adopts poly-phase filter to decompose high-order convolution network，which can reduce unnecessary accumulative operation.The experiment result shows that the maximum working frequency increases from 131MHz to 255 MHz，and the improved design can effectively improve processing speed and reduce channel attenuation under existing hardware conditions.

digital downconverter;CORDIC;polyphase decomposition;decimation filter

C:1270

10.3969/j.issn.1005－9490.2017.01.027

TN45

:A

:1005－9490(2017)01－0142－05

項目來源:國家青年基金項目(51407027);河南省科技廳科技計劃項目(142102210517)

2016-02-14修改日期:2016-03-09