葉尖間隙微波測量系統中數字下變頻設計

查祥勝，吳婭輝

(中國航空工業集團公司北京長城計量測試技術研究所 計量與校準技術重點實驗室，北京 100095)

葉尖間隙微波測量系統中數字下變頻設計

查祥勝，吳婭輝

(中國航空工業集團公司北京長城計量測試技術研究所 計量與校準技術重點實驗室，北京 100095)

葉尖間隙微波測量法是基于相位差原理的微距測量方法，通過測量微波傳感器到葉片尖端的發射信號與回波信號的相位差，計算葉尖間隙。為了測量發射信號與回波信號間的相位差，設計了一種數字下變頻(DDC)模塊，該模塊用于解調葉尖間隙微波測量系統中接收機輸出的中頻回波信號和回波補償信號以及系統中的中頻參考信號。測量系統根據解調后的I/Q信號計算信號的相位和相位差。DDC模塊采用低通濾波法實現，并在System Generator開發環境中完成了設計和仿真驗證。仿真結果證明DDC模塊能夠完成輸入中頻信號的解調，并對解調后的I/Q信號進行10倍抽取，該模塊在微波葉尖間隙測量系統中有較大的工程實用價值。

葉尖間隙；微波測量；中頻信號；數字下變頻

0 引言

目前葉尖間隙的測量方法主要有：放電探針測量法、電渦流測量法、電容測量法、超聲波測量法、激光測量法、光纖測量法、X射線測量法和微波測量法等[2-3]。由于發動機工作時工況條件復雜，要求測量葉尖間隙的傳感器不受發動機工作時的高溫、燃燒產物等不利因素影響，以確保測量結果穩定可靠。針對發動機葉尖間隙測量設計的微波傳感器不易受發動機內部高溫和燃燒產物的影響，比較適合發動機葉尖間隙測量[4]。使用微波傳感器測量葉尖間隙是葉尖間隙測量領域的新嘗試。在葉尖間隙微波測量系統中，微波傳感器發出24 GHz的連續波，由于葉片振動、多普勒效應等因素的影響，使得接收的回波信號有一定的帶寬。為了補償回波信號在接收線路上的相位變化，在測量系統中引入了回波補償信號。回波信號和回波補償信號在接收機中經過模擬下變頻處理后得到了中頻回波信號和中頻回波補償信號。可通過解調中頻回波信號、中頻補償回波信號以及攜帶初相位信息的參考信號，計算發射信號和回波信號的相位和相位差，求取發動機的葉尖間隙值。

數字下變頻[5-7](Digital Down-Converter,DDC)是一種降低數據率的有效方法[8-10]。它將數字化的中頻信號轉換到基帶，并進行信號抽取，在保證信號攜帶信息不損失的前提下降低了數據率，提高了系統實時處理能力[11]。目前，數字下變頻技術廣泛應用于無線通信及雷達信號處理等領域。微波葉尖間隙測量系統類似于小型的測距雷達[12]，系統中接收機輸出的中頻信號采樣后數據量較大，接近2 GB/s，為了滿足系統實時處理的要求，在系統設計中引入了數字下變頻技術。

根據葉尖間隙微波測量系統的特點，設計了一種三通道的數字下變頻模塊，有效地完成了中頻數字信號的降采樣和相位解調。最后通過System Generator開發環境完成了仿真驗證[13-17]。

1 數字下變頻結構

低通濾波法是一種典型的數字下變頻方法，結構如圖1所示。該結構主要由3部分組成：信號采樣部分、混頻部分和抽取濾波部分。

圖1 數字下變頻結構

圖1中的數控振蕩器(Numeric Control Oscillator,NCO)產生正交的正弦和余弦信號，與采樣后的中頻信號混頻。抽取濾波部分用于抽取混頻后的信號，降低采樣速率；同時濾出帶外信號，防止抽取后信號的頻譜發生混疊。抽取濾波本質上是使用低通濾波器實現信號的下采樣。

在微波葉尖間隙測量系統中，接收機輸出的中頻信號帶寬為6 MHz，中心頻率為300 MHz，信號的載波頻率是信號帶寬的50倍，根據香農采樣定律，要求中頻信號的采樣頻率不低于606 MHz。如果采用帶通采樣，中頻信號的采樣頻率只需要大于信號帶寬的2倍即可。假設帶通信號x(t)的頻率范圍是[fL,fH]，帶寬B=(fH-fL)，其中fL和fH分別為帶通信號的頻率下限和頻率上限，為了保證帶通采樣后頻譜不發生混疊，帶通采樣頻率fS需要滿足式(1)：

(1)

式中，N表示帶通信號的頻譜和它的鏡像頻譜之間在無混疊情況下最多能容納的帶通信號的頻譜個數，其中N取整數，取值范圍從0～[fH/B]，[]為取整符號。根據中頻信號帶寬和式(1)，在葉尖間隙微波測量系統中選取中頻信號的采樣頻率為240 MHz。采樣后的信號分別與數控振蕩器產生的正弦和余弦信號混頻，可將中頻信號的頻譜搬移到零中頻。最后在低通濾波器中完成信號抽取，達到信號速率降低的目的。

2 數字下變頻模塊設計

葉尖間隙微波測量系統中的數字下變頻模塊要求完成三路中頻信號的解調，并對解調后的I/Q信號進行10倍抽取，如圖2所示。

圖2 葉尖間隙微波測量系統中的DDC模塊

圖中輸入的參考信號、回波信號以及回波補償信號帶寬均為6 MHz，中心頻率為300 MHz。由于三路中頻信號的中心頻率和帶寬相同，抽取倍數相同，下面將以回波信號為例，具體說明數字下變頻模塊的設計過程。

低通濾波法解調中頻信號時，由于產生正交的正弦、余弦信號和混頻的過程都是通過數學運算完成，并且使用的抽取濾波器相同，因此I/Q信號有很好的一致性和正交性。設計中采用低通濾波法設計數字下變頻模塊。參照圖1中的數字下變頻結構，在System Generator開發環境中分別實現數控振蕩器、信號混頻和抽取濾波器。

2.1 數控振蕩器設計

NCO通常采用頻率合成(Direct Digital Synthesizer,DDS)技術實現。使用DDS生成正弦和余弦信號時，可選用查表法和坐標旋轉數字算法(Coordinate Rotation Digital Computer,CORDIC)，這2種方法各有優缺點。其中查表法設計簡單、輸出信號延時小，但會消耗更多的存儲資源。而使用CORDIC算法設計具有相同頻率分辨率的NCO時，存儲資源消耗較少，但是信號生成過程中運算復雜，增加了輸出信號的延時。由于合成的正弦和余弦信號波形具有對稱性，設計中使用對稱性壓縮存儲波形算法優化傳統的查表法結構，在保證NCO生成信號快速性的同時減小波形存儲器的容量。壓縮波形存儲后的NCO結構如圖3所示，由相位累加器、相位轉換器、波形存儲器、幅值轉換器和幅值極性控制器組成。

圖3 基于壓縮波形存儲算法的NCO結構

圖3中，μ為頻率控制字，M為波形存儲器的地址數據位寬，fc為參考時鐘，通常是一個高穩定度的時鐘源，在NCO中作為同步時鐘。文中設計的NCO模塊需要合成的本振信號頻率為fo=60 MHz。相位累加器輸出的數據位寬為10 bit，由于波形存儲器只存儲0～1/4周期正弦信號的波形，因此波形存儲器輸入地址的數據位寬M=8 bit。在相位轉換器中取相位累加器輸出數據的低8位作為波形存儲器地址。與傳統的查表法結構相比波形存儲器的容量降低為原來的1/4，壓縮波形存儲算法的實現過程可由圖4說明。

圖4 正弦和余弦信號地址映射

圖4中相位累加器輸出地址范圍是[0,1 023]，分別對應著一個周期內正弦波上不同的幅值和相位。對于生成周期為T的正弦信號，當相位累加器輸出位于區間[0,255]，即[0,T/4]時，相位轉換器取相位累加器輸出地址的低8位作為波形存儲器的地址；當相位累加器輸出位于區間[256,511]，即(T/4,2T/4]時，相位轉換器先將相位累加器輸出的低8位地址取反后，再作為波形存儲器的地址輸出；當相位累加器輸出位于區間[512,767]，即(2T/4,3T/4]時，相位轉換器也是直接取相位累加器輸出地址的低8位，作為波形存儲器地址；當相位累加器輸出位于區間[768,1023]，即(3T/4,T]時，相位轉換器先將相位累加器輸出地址的低8位取反后，再作為波形存儲器的地址輸出。上述過程將波形存儲器中存儲的波形經過變換后，分別平移到[0,T/4]、(T/4,2T/4]、(2T/4,3T/4]和(3T/4,T]的區間上。余弦信號也按照類似過程產生。在相位累加器輸出的10 bit數據中，高2位決定了輸出的正弦和余弦波幅值的極性。當最高位為0時，輸出的正弦信號幅值為正，反之為負。當最高位與次高位作異或運算，輸出值為0時，輸出的余弦信號幅值為正，反之為負。

文中基于對稱性壓縮存儲波形算法設計的NCO模塊，使用System Generator軟件仿真后，合成的正弦和余弦信號的中心頻率誤差為0.02 MHz。

2.2 抽取濾波器組設計

混頻后中頻信號頻譜搬移到了零中頻，抽取濾波器組分別對I/Q信號進行降采樣和抗混疊濾波。由于輸入的中頻數字信號采樣頻率為240 MHz，信號帶寬為6 MHz，為了保證抽取后的I/Q信號不失真，根據帶通采樣定理，抽取后的I/Q信號采樣率必須大于2倍的信號帶寬。設計中抽取濾波器組的抽取率為10，抽取后的I/Q信號采樣率為24 MHz，是信號帶寬的4倍。由于中頻信號的采樣率很高，如果使用單個低通濾波器完成10倍抽取，當設計的濾波器過渡帶較窄、阻帶衰減較大時，需要濾波器的階數很高，實現難度大。而使用多級低通濾波器分級抽取可避免這些問題。

級聯積分梳狀(Cascaded Integrator Comb,CIC)濾波器具有低通濾波器的特性，且濾波器系數均為1，設計時不需要使用乘法器。通常將CIC濾波器用于抽取濾波器組的第一級。因為第一級抽取時，被抽取信號的采樣率高，而CIC濾波器的帶寬比例因子與信號采樣頻率成反比關系，而帶寬比例因子越小，CIC濾波器的通帶紋波越小，阻帶衰減越大，即通帶和阻帶特性越好。半帶(Half-Band,HB)濾波器用于實現抽取倍數為2N的抽取。HB濾波器有近一半的濾波器系數為0，因此具有很高的計算效率，適合于信號實時處理。為了減小濾波器組的通帶紋波，增大阻帶衰減，通常將FIR濾波器作為濾波器組的最后一級。圖5為抽取濾波器組的結構。

圖5 抽取濾波器組結構

濾波器組中，HB濾波器用于2倍抽取，因此CIC濾波器需要完成5倍抽取。設計中要求CIC濾波器的通帶紋波不大于0.01 dB，旁瓣抑制不小于55 dB。理論上單級CIC濾波器的旁瓣抑制為13.46 dB，而N級級聯的CIC濾波器旁瓣抑制為(13.46N) dB 。因此，設計中CIC濾波器采用5級級聯結構。但多個CIC濾波器級聯導致濾波器的通帶衰減較大，難以滿足通帶紋波的要求。為了減少通帶衰減，可在CIC濾波器后增加了一級CIC補償濾波器。采用內插二階多項式(Interpolated Second-Order Polynomials,ISOP)濾波器作為CIC濾波器的補償濾波器。ISOP濾波器的頻率響應為：

p(ejω)=(1+2cosIω)/c+2,

(2)

式中，c為實數；I表示插值率，其值為正整數。p(ejω)的周期為0,2π/I，在0,π/I內單調遞增，正好可以補償CIC濾波器的通帶衰減。假設5階CIC濾波器的頻率響應為H(ejω)，抽取倍數為D，通帶截止頻率為fa， 根據CIC濾波器的通帶紋波δ，由關系式(3)優化計算出c和I的值。

(3)

文中設計的ISOP濾波器取(c，I)=(-6.9，5)，圖6為CIC濾波器、ISOP濾波器以及加入補償濾波器后的CIC濾波器的幅頻特性。比較補償前后CIC濾波器的幅頻響應，其通帶衰減由1.1 dB降低到0.01 dB，但旁瓣抑制從60 dB降低到了56 dB。

圖6 補償前后CIC濾波器幅頻特性對比

HB濾波器作為抽取濾波器組的第二級，要求完成了2倍的信號抽取。為了提高計算速度，文中將傳統的HB濾波器直接型結構優化為多項濾波結構，如圖7所示。輸入HB濾波器的信號采樣頻率為48 MHz，信號帶寬為6 MHz，通過HB濾波器處理后，信號的采樣率下降到24 MHz。設計中根據輸入信號的采樣頻率、濾波器通帶截止頻率和通帶紋波，借助System Generator工具箱 FDA Tool計算HB濾波器系數和最小階數。

圖7 基于多項濾波的HB濾波器結構

濾波器組中的最后一級FIR濾波器，用于信號整形，提高濾波器組的通帶和阻帶特性，不做信號抽取。設計中要求FIR濾波器通帶截止頻率為3 MHz，通帶紋波不大于0.01 dB，阻帶衰減不小于65 dB。借助FDA Tool工具箱，采用窗口函數實現。由于中頻信號通過CIC濾波器和HB濾波器抽取后，采樣率由原來的240 MHz降到了24 MHz。因此，更容易實現通帶紋波小，過渡帶窄，阻帶衰減大的FIR濾波器。綜合整個抽取濾波器組，其脈沖響應的幅頻特性如圖8所示。圖中濾波器組的通帶截止頻率為3 MHz，通帶紋波約為0.01 dB，阻帶衰減約為68 dB。

圖8 抽取濾波器組幅頻特性

3 數字下變頻模塊仿真驗證

System Generator是針對FPGA硬件設計開發的系統級仿真工具，它以工具包的形式嵌入到Simulink仿真環境中，非常適合于數字信號處理系統的仿真驗證。

為了驗證DDC模塊的性能，借助System Generator開發環境，利用仿真工具中的線性調頻模塊模擬帶寬為6 MHz的基帶信號。再將基帶信號加載到頻率為300 MHz正弦和余弦信號上，模擬載波中心頻率為300 MHz，帶寬為6 MHz，采樣頻率為240 MHz的中頻回波信號。圖9為模擬的基帶信號波形和頻譜。

圖9 基帶信號波形和頻譜

模擬的中頻回波信號輸入DDC模塊，將處理后得到的正交的I/Q信號合并為復信號，復信號波形以及I路信號的頻譜如圖10所示。

圖10(b)中，I路信號的頻譜表明，中頻回波信號經過DDC模塊處理后輸出信號帶寬仍保持為6 MHz，采樣率由240 MHz降低到24 MHz。說明設計的DDC模塊實現了中頻回波信號解調和10倍抽取。將I/Q信號合成的復信號與最初給定的基帶信號相比，解調出來的基帶信號保持著原始基帶信號的特征，雖然存在能量的損失，但并不影響求取信號的相位。中頻參考信號和中頻回波補償信號使用文中設計的DDC模塊也可以完成信號解調和抽取。最終，三路中頻信號經DDC模塊處理后，將輸出結果傳送到上位機中求取每一路中頻信號的相位，并計算發射信號與回波信號的相位差以及葉尖間隙值。由于上位機中信號的處理過程不是本文研究的重點，在此不做過多說明。

圖10 復信號波形和I路信號頻譜

4 結束語

本文以葉尖間隙微波測量為背景，參考低通濾波法的下變頻結構，設計了用于解調中頻回波信號、回波補償信號和參考信號的多通道數字下變頻模塊。采用了對稱性壓縮存儲波形算法設計數控振蕩器，既發揮了查表法快速性的優點，又將波形存儲器的容量降低為原來的1/4。并使用低通濾波器組完成了信號抽取，同時為了提高HB濾波器的運算速度將HB濾波器的結構優化為多項濾波結構。最后使用System Generator開發環境實現了DDC模塊，并通過模擬葉尖間隙微波測量系統中接收機下變頻至中頻后的回波信號驗證了DDC模塊的性能，仿真結果證明DDC模塊符合設計要求。

[1] 熊宇飛.轉子葉尖間隙測量在風扇和壓氣機性能試驗中的應用[J].航空發動機，2002(1):20-25.

[2] 馬玉真.旋轉葉片葉尖間隙測量的關鍵技術研究[D].天津:天津大學,2006.

[3] 黃春峰，侯敏杰.航空發動機葉尖間隙測量技術研究[J].測控技術,2008,27(增刊):27-32.

[4] 謝興娟，吳婭輝，朱振宇.航空發動機葉尖間隙測試微波傳感器設計與計算[J].傳感器與微系統，2015,34(5):63-65.

[5] 楊小牛，樓才義，許建良，等.軟件無線電原理與應用[M].北京:電子工業出版社,2001.

[6] Liu H M，Li G J，Yan B，et al.A 100 MHz Digital Down Converter with Modified FIR Filter for Wideband Software-Defined Radios[C]∥2010 International Conference on Electronics and Information Engineering (ICEIE 2010).IEEE,2010:V2-540-V2-544.

[7] Zhao K R，Zhang C.A Polyphase Digital Down Converter Method for GHz High Speed Sampling Signal[C]∥2015 12th International Conference on Electronic Measurement & Instruments (ICEMI 2015).IEEE,2015:907-910.

[8] Liu L，Liu G S，Zhang Q.IF Echo Signal Processing Technic in Pulse Compression Radar[C]∥2015 12th International Conference on Electronic Measurement & Instruments (ICEMI 2015).IEEE,2015:1242-1245.

[9] Liu t，Han J Y，Li Z G.Broadband DDC Based on Polyphase Filter and Its FPGA Implementation[C]∥2016 International Conference on Electronic Information and Communication Technology (ICEICT 2016).IEEE,2016:170-173.

[10] 王俊,張玉璽,楊彬.DSP/FPGA嵌入式實時處理技術及應用[M].北京:電子工業出版社,2015.

[11] 王超,謝憬,封成冬.一種高性能數字下變頻硬件計算結構[J].信息技術,2014(7):94-97.

[12] Woike M R，Roeder J W，Hughes C E，et al.Testing of a Microwave Blade Tip Clearance Sensor at the NASA GLENN Research Center[C]∥47thAerospace Sciences Meeting.Florida:AIAA,2009:1-14.

[13] 高亞軍.基于FPGA的數字信號處理(第2版)[M].北京:電子工業出版社,2015.

[14] 高展宏，王強.多媒體處理FPGA實現System Generator篇[M].北京:電子工業出版社,2010.

[15] 紀志成,高春能.FPGA數字信號處理教程:System Generator入門與提高[M].西安:西安電子科技大學出版社,2008.

[16] 戈弋，黃華，王建忠，等.高功率微波脈沖的相位測量方法初探[J].微波學報，2014(6)：494-497.

[17] 薛宸. 基于FPGA的無線移動通信系統多普勒補償算法[J]. 現代雷達, 2015, 37(7):30-33.

DesignofDigitalDownConverterinMicrowaveMeasurementSystemofTipClearance

ZHA Xiang-sheng,WU Ya-hui

(Key Laboratory of Science and Technology on Metrology and Calibration,Changcheng Institute of Metrology and Measurement, Aviation Industry Corporation of China,Beijing 100095,China)

The method of microwave measurement of tip clearance,based on phase difference principle,is used to measure minute distances.The tip clearance is calculated by measuring the phase difference between the transmitting signal and the echo signal from a microwave sensor to a blade tip.In order to measure the phase difference between the transmitted signal and the echo signal,a digital down converter (DDC) module is designed in this paper.The module is applied to demodulate intermediate frequency (IF) signals including an IF echo signal and an IF echo compensation signal,both coming from the receiver,and an IF reference signal in system.The measurement system calculates the phase and phase difference of these IF signals according to the demodulated I/Q signals.The DDC module is implemented by low-pass filtering method and verified in System Generator development environment.The simulation results show that the DDC module can perform the demodulation of intermediate frequency signals and ten times down sampling of I/Q signals.The module is of great practical value for microwave measurement system of tip clearance.

tip clearance;microwave measurement;intermediate frequency signal;digital down converter

TN911.7

A

1003-3114(2017)06-71-6

10.3969/j.issn.1003-3114.2017.06.18

查祥勝，吳婭輝.葉尖間隙微波測量系統中數字下變頻設計[J].無線電通信技術,2017,43(6):71-76.

[ZHA Xiangsheng,WU Yahui.Design of Digital Down Converter in Microwave Measurement System of Tip Clearance[J].Radio Communications Technology,2017,43(6):71-76.]

2017-07-18

查祥勝(1990―)，男，碩士研究生，主要研究方向：數字信號處理。吳婭輝(1980―)，女，高級工程師，博士，主要研究方向：微波間隙測量技術。