基于PCI9056的高速數據傳輸板設計與方法

胡 強，楊曉昆，徐沛虎

（1.北京臨近空間飛艇技術開發有限公司，北京100070；2.中國航天科工信息技術研究院，北京100070）

·大規模集成電路設計、制造與應用·

基于PCI9056的高速數據傳輸板設計與方法

胡 強1，楊曉昆2，徐沛虎2

（1.北京臨近空間飛艇技術開發有限公司，北京100070；2.中國航天科工信息技術研究院，北京100070）

針對并行數據傳輸模式，提出了基于PCI9056的高速數據傳輸板設計方法、工作模式流程、測試驗證等內容。測試驗證結果表明，文中給出的設計方法是合理可行高效的，該設計方法可以應用于各種工業控制和通信等高速數據傳輸領域。

PCI總線；并行；高速數據傳輸；接口

1 引言

在并行數據傳輸領域，PCI總線[1]是一種快速并行總線，基于PCI總線的數據傳輸廣泛應用于各種工業控制和通信領域。針對這一應用現狀詳細介紹了基于PCI9056[2]的高速數據傳輸板設計方法、工作模式流程、測試驗證等內容。

基于PCI9056的高速數據傳輸板通過并行PCI總線與主機進行數據交換，PCI總線時鐘工作在66MHz，PCI9056采用C Mode工作模式。

2 硬件設計

數據傳輸板主要由數據處理器[3]、邏輯譯碼控制單元[4]、數據存儲單元[5]、PCI總線接口單元、信息輸出單元以及電源和時鐘管理單元組成。硬件組成功能框圖如圖1所示。

其中，數據處理器負責對板卡數據的處理和管理。邏輯譯碼控制單元完成對PCI總線接口單元關鍵信號的邏輯譯碼，數據存儲單元建立板上數據緩存。PCI總線接口單元主要負責PCI協議的解讀，PCI總線接口與本地總線的轉換。信息輸出單元完成對板上關鍵信息狀態的輸出。電源和時鐘管理單元保障數據板卡工作所需的電源和時鐘供給。

3 工作方式

系統上電之后，數據傳輸板的數據存儲單元處于空閑狀態。數據傳輸板通過PCI總線接收來自主機的原始數據包，數據包經過PCI總線接口單元（PCI9056）的本地總線存儲至板上的數據存儲單元中。

圖1 基于PCI9056的高速數據傳輸板硬件組成功能框圖

原始數據存儲完畢后，邏輯譯碼控制單元給出中斷信號通知數據處理器。數據處理器在中斷處理程序中完成從數據存儲單元中取數的操作[6]。

數據處理器對獲取的原始數據進行相應的處理[7]（處理方法與具體應用相關），數據的關鍵狀態信息通過信息輸出單元對外輸出，同時處理的結果數據通過數據總線存儲至板上的數據存儲單元。

結果數據存儲完畢后，邏輯譯碼控制單元給出中斷信號通知PCI總線接口單元。PCI9056通過PCI總線將中斷信號轉發給主機，主機響應中斷，完成結果數據的讀取。

4 數據處理傳輸測試

為了驗證數據傳輸板的工作性能，編寫主機數據測試程序[8]對數據傳輸板進行測試。

以PCIBAR2作為測試數據存儲空間的映射基地址。

啟動數據測試程序，主機數據測試程序界面如圖2所示。

圖2 主機數據測試程序界面

點擊Initialization，主機首先進行初始化操作[9]，包括使能PCI總線地址到本地總線地址空間的Space 0的映射、設定數據傳輸的位寬、使能中斷等等。

在圖2中Transmit Data處設定測試數據包的大小。點擊Trans Data，程序從預先產生的一批數據中截取設定數據包大小的原始數據量進行發送，并將此原始數據包保存至后臺文件。

至此，完成一個數據包的循環測試工作，重復上述測試步驟，進行多個數據包的測試工作。

點擊End PLX，關閉地址映射，禁止中斷使能，結束測試工作。

調取后臺文件，結合實際的數據處理方法對原始數據（發送數據）和結果數據（接收數據）進行比對，驗證數據處理和傳輸的準確性。

圖3 基于PCI9056高速數據傳輸板

基于PCI9056高速數據傳輸板實物如圖3所示。

5 結束語

基于PCI9056的高速數據傳輸板總線時鐘工作在66MHz，數據位寬設置為16bit。通過實際的反復測試，在主機與數據傳輸板之間的高速數據交換中，數據傳輸的準確率為100%，系統工作穩定、可靠。

基于此設計思路的高速數據傳輸板可以為各種工業控制、通信場合提供穩定可靠的高速數據傳輸服務。

[1]PLX Technology.PCI Local Bus Specification,Revision 2.3[EB/OL].(2001-10-31)[2017-03-12]http://www.plxtech.com

[2]PLX Technology.PCI 9056BA Data Book,Version 1.3[EB/OL].(2009-01-01)[2017-03-12]http://www.plxtech.com

[3]ANALOG DEVICES.ADSP-TS201 TigerSHARC Embedded Processor,Rev.C[EB/OL].(2006-12-01)[2017-03-12]http://www.analog.com

[4]XILINX.XC9500XL High-Performance CPLD Family Data Sheet V2.5[EB/OL].(2009-05-22)[2017-03-12]http://www.xilinx.com

[5]XILINX.XC95288XLHigh-PerformanceCPLDV2.1[EB/OL].(2007-04-03)[2017-03-12]http://www.xilinx.com

[6]ANALOG DEVICES.ADSP-TS201 TigerSHARC Processor Hardware Reference,Revision 1.1[EB/OL].(2004-12-01)[2017-03-12]http://www.analog.com

[7]ANALOG DEVICES.ADSP-TS201 TigerSHARC Processor Programming Reference,Revision 1.1[EB/OL].(2005-04-01)/[2017-03-12]http://www.analog.com

[8]JUNGO.WinDriver PCI/ISA/CardBus User’s Manual Version 10.00[EB/OL].(2008-01-01)[2017-03-12]http://www.jungo.com

[9]JUNGO.WinDriver PCI/PCMCIA/ISA Low-Level API Reference Version 10.00[EB/OL].(2008-01-01)[2017-03-12]http://www.jungo.com

Design and Method of High-Speed Data Transmission Board Based on PCI9056

Hu Qiang1，Yang Xiaokun2，Xu Peihu2
（1.Beijing Near-Space Airship Technology Development Co.,Ltd.,Beijing 100070,China；2.China Aerospace Science&Industry Academy of Information Technology,Beijing 100070,China）

The parallel data transmission is studied,A design method,working mode flow and test verification of high speed data transmission board is proposed based on PCI9056.The test results show that the design method given in this paper is reasonable and feasible,and the design method can be applied to the field of high speed data transmission such as various industrial control and communication.

PCIbus;Parallel;High speed data transmission;Interface

ata處顯示主機收到的結果數據的數據包大小，同時程序將結果數據包保存至后臺文件。

10.3969/j.issn.1002-2279.2017.05.001

TN929.11

A

1002-2279-（2017）05-0001-03

胡強（1978—），男，內蒙古包頭市人，高級工程師，主研方向：電子與信息系統硬件研發。