提高器件熱阻仿真值與測試結(jié)果契合度的方法

趙鶴然,康錫娥,馬艷艷

（中國電子科技集團(tuán)公司第四十七研究所，遼寧沈陽110000）

提高器件熱阻仿真值與測試結(jié)果契合度的方法

趙鶴然,康錫娥,馬艷艷

（中國電子科技集團(tuán)公司第四十七研究所，遼寧沈陽110000）

隨著集成電路小型化、集成化、大功率化的迅猛發(fā)展，電子封裝的熱阻參數(shù)越來越得到用戶和封裝、測試工程師的關(guān)注。特別是大功率MOS器件，熱管理問題直接影響其可靠性。針對一款金屬封裝電路，采用ANSYS 17.0數(shù)值模擬的方法，對外殼熱阻進(jìn)行了仿真分析，得到RTH(J-C)和RTH(J-A)的理論值。通過對比熱阻測試結(jié)果與仿真結(jié)果的差異，對仿真模型和仿真方法進(jìn)行了修正，得到了提高仿真結(jié)果與測試結(jié)果契合度的方法。通過進(jìn)一步研究，給出了芯片制造、封裝工藝中的各個元素對熱阻的影響。

熱阻；流片和封裝；數(shù)值模擬；功率器件；方法優(yōu)化

1 引言

計算機(jī)仿真模擬在國內(nèi)封裝設(shè)計中主要應(yīng)用在工程實踐和學(xué)術(shù)研究兩個領(lǐng)域。工程實踐關(guān)心的是設(shè)計成本，周期，工藝控制能力及仿真結(jié)果能否滿足需求。學(xué)術(shù)研究則更深入的探究機(jī)理，尋求算法創(chuàng)新，他們對求解精度有更高的要求。隨著IC技術(shù)的發(fā)展，工程實踐和學(xué)術(shù)研究相結(jié)合的模式需求日益迫切[1-2]。在大功率MOS器件領(lǐng)域，電路熱性能已不僅僅局限于封裝工藝本身，而逐漸發(fā)展成芯片設(shè)計、芯片制造、封裝工藝控制共同影響，電路熱阻仿真對計算量和模型細(xì)節(jié)的要求都達(dá)到了新的高度[3-4]。

根據(jù)GJB7400對電路外殼設(shè)計的要求，研究所承接的項目，在設(shè)計定型初期就需要給出較為準(zhǔn)確的外殼熱阻參數(shù)。越來越多的軟件使用者，需要在求解精度和計算效率之間尋求平衡，探索最優(yōu)的仿真方法，在保證結(jié)果可信度的前提下，最大限度的提高電路外殼熱阻仿真效率。

2 模型建立

2.1 基于JEDEC標(biāo)準(zhǔn)測試條件的熱網(wǎng)絡(luò)模型

對于單一芯片的封裝結(jié)構(gòu)，熱阻RTH計算方法比較成熟，通過選取不同的參考點，可以得到RTH(J-C)、RTH(J-B)和 RTH(J-A)，如公式 1 所示：

其中，RTH為熱阻值，單位為℃/W；TJ和TR分別為PN結(jié)和參考點的穩(wěn)態(tài)溫度，單位為℃；P1和P0分別為測量試驗結(jié)束和開始穩(wěn)態(tài)下芯片發(fā)熱功率（后者一般取0W），單位為W；ΔT/ΔP為熱流模型中溫升與發(fā)熱功率的比值。

從IC封裝的角度出發(fā)，RTH(J-C)節(jié)-殼熱阻主要由外殼和互連結(jié)構(gòu)設(shè)計決定，最能直觀表征產(chǎn)品的散熱能力[5]。GJB548B方法1012對外殼熱阻測量點也有相應(yīng)的規(guī)定，對于正向貼裝芯片的電路，較為關(guān)注TC（Bottom）；而JEDEC標(biāo)準(zhǔn)關(guān)注的側(cè)重點是外殼與散熱片相連的一側(cè)，有時可能是TC（Top）。在實際應(yīng)用中，很難不破壞密封結(jié)構(gòu)直接測量到芯片結(jié)溫，目前，電—熱結(jié)溫測試方法成為了較為可行且有實際意義的封裝熱阻標(biāo)定方法。結(jié)合本例中的MOS器件，其熱阻網(wǎng)絡(luò)如圖1所示：

圖1 器件熱阻網(wǎng)絡(luò)模型

2.2 封裝模型建立

以TO-3封裝結(jié)構(gòu)為模型，有一顆MOSFET芯片，采用不導(dǎo)電膠和引線鍵合的方式與外殼互連，熱阻的測試和仿真均使用電路專用夾具，幾何模型如圖2所示。

圖2 封裝的幾何模型

環(huán)境溫度取室溫25℃。模型的總網(wǎng)格數(shù)為573萬（網(wǎng)格數(shù)增加到876萬，計算值變化量在1%以下）。模型的主要材料和參數(shù)如表1所示：

表1 主要材料和參數(shù)

3 仿真方法的修正和優(yōu)化

3.1 基于封裝工藝的精細(xì)化建模

以往有限元仿真計算常常使用簡化模型。隨著軟件的更新?lián)Q代和服務(wù)器求解能力的提升，研究人員發(fā)現(xiàn)，模型的細(xì)節(jié)對計算結(jié)果的影響很大，不應(yīng)直接忽略。在此基礎(chǔ)上，需要根據(jù)封裝工藝的具體情況，進(jìn)行精細(xì)化建模。

例如對于多引線鍵合的電路，Wire_Bond在計算中被忽略后，得到的計算結(jié)果誤差就很大了[6]。在分析一個問題時，需要綜合考慮理想精度、工作量、設(shè)計成本以及計算機(jī)硬件條件，從而在計算效率和精度之間確定一個平衡點。

3.2 基于芯片加工工藝的精細(xì)化建模

熱阻模型應(yīng)充分考慮芯片選型和制造工藝，不能泛泛按照整體熱源來處理。以圖3中MOSFET為例，源、漏極導(dǎo)通后，電流通過芯片橫向的區(qū)域，可以等效為芯片發(fā)熱的熱源。硅基晶圓在生長氧化層之后，SiO2熱導(dǎo)率比Si小的多[7]。同時，由于氧化層很薄，熱源位置實際很靠近芯片上表面。熱阻測試時，熱量是經(jīng)過芯片內(nèi)部傳導(dǎo)到芯片外邊界的，直接忽略芯片內(nèi)部材料差異會對計算結(jié)果會產(chǎn)生很大影響。將熱源分塊建模，可以有效解決上述問題。

圖3 芯片加工工藝對熱源條件的影響

3.3 基于形貌分析儀的3D尺寸測量

實際生產(chǎn)中，工程師將實體模型轉(zhuǎn)化為有限元模型的過程往往會丟失很多有用的信息。特別是模型關(guān)鍵部位的尺寸，若是誤差較大，必然導(dǎo)致結(jié)果失真。借助立體顯微鏡對封裝后的半成品電路進(jìn)行3D觀察，可以找回遺失的必要信息，是實現(xiàn)精細(xì)化建模的有效輔助手段。圖4為使用Olympus公司DSX形貌分析儀實現(xiàn)的3D成像和尺寸測量示例：

圖4 封裝結(jié)構(gòu)尺寸的3D測量

3.4 基于精密組裝中心的產(chǎn)品一致性控制

從某種意義上說，測試是產(chǎn)品性能的抽樣評價，仿真是對產(chǎn)品的普遍性能的評估。而產(chǎn)品一致性就是連接普遍性和抽樣樣品的紐帶。只有保證了一致性，才能確保抽樣測試結(jié)果對批量產(chǎn)品的代表性，進(jìn)而通過仿真完成產(chǎn)品性能的預(yù)評估。

多項研究表明，Die_Attach是影響封裝熱阻的最關(guān)鍵因素之一，主要體現(xiàn)在粘接層空洞率、厚度和固化效果的控制上[8]。使用T-6000精密組裝中心，在固晶過程中應(yīng)用圖像分析手段，可以實現(xiàn)芯片精確對準(zhǔn)，保證高精度著片。同時，控制聚合物（焊料）用量、固化壓力以及固化溫度，是提高Die_Attach一致性，降低焊料熱阻的有效手段。

3.5 網(wǎng)格無關(guān)性驗證

有限元求解的方法，網(wǎng)格劃分的越密集，求解的結(jié)果越接近實際值。不過，即使網(wǎng)格再密，數(shù)量也是有限的。這時，需要做網(wǎng)格無關(guān)性驗證。對網(wǎng)格進(jìn)行加密后（特別是保證邊界層網(wǎng)格質(zhì)量），如果得到的結(jié)果與加密之前的結(jié)果差別在工程師認(rèn)可的范圍內(nèi)，即可認(rèn)為當(dāng)前網(wǎng)格劃分與計算結(jié)果無關(guān)，這是有限元分析的前提。

3.6 求解模型對結(jié)果的影響

一般認(rèn)為，在較低溫升下，熱輻射對熱源散熱的影響并不明顯。但實踐中發(fā)現(xiàn)，熱量確實越過了芯片與測量點之間的空氣，直接輻射到測量介質(zhì)上。通過測試結(jié)果與仿真結(jié)果的對比可以看出，不考慮輻射的情況下，仿真結(jié)果通常比測試結(jié)果高。因此，為了修正仿真結(jié)果，需要反復(fù)修正模型的輻射系數(shù)。同時，也應(yīng)盡量選取較高的求解方程階數(shù)。

3.7 規(guī)范測試流程減小測試誤差

實測值是評定仿真準(zhǔn)確性的標(biāo)準(zhǔn)，但任何測試都存在誤差。尤其是封裝熱阻的測試，受人員、環(huán)境、設(shè)備等因素影響較大[9]。參考點的定位、環(huán)境介質(zhì)和固定熱偶的導(dǎo)熱膠材質(zhì)等，都是影響測量準(zhǔn)確性的關(guān)鍵因素，建議由專業(yè)測試工程師多次測量求平均值。

4 仿真結(jié)果及分析

4.1 求解方法與結(jié)果對比

對于BGA、PGA和一些標(biāo)準(zhǔn)引線框架形式的封裝，使用Cadence公式的SIP和PowerDC模塊可快速實現(xiàn)熱阻參數(shù)的提取。TO管殼結(jié)構(gòu)較為特殊，可采用ANSYS完成封裝熱阻的仿真。一般塑封和灌封器件可以按照傳熱學(xué)，可先求解出氣體和固體介質(zhì)之間的熱對流系數(shù)，使用steady-state Thermal模塊按熱傳導(dǎo)的理論計算；對于儲能焊和平行縫焊的器件，由于管殼內(nèi)存在氣體介質(zhì)，也可考慮對流和輻射。

以一款所內(nèi)封裝的電路為例，按照2.1-2.7提出的方法，對仿真和測試過程進(jìn)行了雙向優(yōu)化，熱分布云圖如圖5所示。仿真過程首先建立了簡化的基礎(chǔ)模型，然后做了網(wǎng)格的優(yōu)化，在此基礎(chǔ)上又進(jìn)行了精細(xì)化建模，最后完成求解方法的優(yōu)化，由此得到了四個對比模型。圖6是RTH（J-C）的仿真結(jié)果和測試結(jié)果對比，圖7是RTH（J-A）測的仿真結(jié)果和測試結(jié)果對比：

圖5 封裝熱阻模型的熱分布情況

圖6 RTH（J-C）仿真結(jié)果與測試結(jié)果對比

由結(jié)果可以看出，RTH（J-C）對于模型精度的依賴較高，優(yōu)化模型可以大幅提高仿真值與測試結(jié)果的契合度。這是因為，結(jié)、殼之間的溫度傳播以熱傳導(dǎo)為主，其熱阻值的主要決定因素是封裝材料和封裝工藝，精細(xì)化建?？梢猿浞帜M出芯片到外殼參考點的各個熱通路的熱分布情況，計算準(zhǔn)確度也就大大提高了。同時，RTH（J-A）的仿真值準(zhǔn)確度主要取決于網(wǎng)格和算法。這是因為，RTH(J-A)的主要計算量集中在封裝外殼和環(huán)境氣體之間，也就是說，固體外邊界條件，特別是對流換熱系數(shù)，是計算的重點。邊界網(wǎng)格質(zhì)量、氣體模型和求解方程的階數(shù)是直接影響RTH(J-A)計算準(zhǔn)確度的關(guān)鍵因素。

圖7 RTH(J-A)仿真結(jié)果與測試結(jié)果對比

4.2 精細(xì)化建模對仿真結(jié)果的影響

精細(xì)化建模的目的，就是使仿真計算的有限元模型與實際器件的芯片制造、封裝工藝高度一致。為了探討精細(xì)化建模對對仿真結(jié)果的影響，我們以熱載荷加載位置、固晶材料、焊接空洞、Die_Attach厚度、Wire_Bond模型、關(guān)鍵材料選型等條件為變量，分別進(jìn)行仿真，得到的結(jié)果與初始模型的仿真結(jié)果相比較，給出了精細(xì)化建模中各個元素對仿真模擬值影響的大小，對比結(jié)果如表2。

表2 模型中各個元素對RTH(J-C)和RTH(J-A)的影響Tab.2 Effect of refined modeling to simulation results

由模型01可以看出，對于引線數(shù)量很少的電路，Wire_Bond模型對 RTH（J-C）和 RTH（J-A）的影響均微乎其微。從模型00-04看出，芯片加工工藝（熱源的位置）和封裝工藝（焊料情況）對RTH（J-C）的仿真結(jié)果影響很大。因此，用于計算熱阻參數(shù)的有限元模型應(yīng)能夠充分體現(xiàn)出芯片真實發(fā)熱情況，這是保證仿真、測試結(jié)果的匹配的前提。從模型05-06看出，焊料空洞率的波動對RTH(J-C)的仿真和測試結(jié)果產(chǎn)生了很大的干擾。提高產(chǎn)品的一致性，將產(chǎn)品空洞率控制在5%以內(nèi)，能有效提高仿真結(jié)果和測試結(jié)果的契合度。另外，外殼材料，固晶材料對RTH（J-C）和RTH（J-A）都有很大影響。綜上，精細(xì)化建模提高對RTH（J-C）的模擬準(zhǔn)確度起到關(guān)鍵作用。

5 結(jié)束語

利用ANSYS旗下的有限元軟件，以TO-3管殼為模型，討論提高熱阻仿真值與測試值契合度的方法，指出了精細(xì)化建模和求解方法優(yōu)化對提高RTH(J-C)模擬準(zhǔn)確度起到了關(guān)鍵的作用；同時，指出了提高網(wǎng)格質(zhì)量和提高求解算法的精度可以增加RTH(J-A)仿真值的準(zhǔn)確度。

通過對精細(xì)化建模的進(jìn)一步對比分析，給出了基于芯片制造、封裝工藝的各個元素對于熱阻值的影響，發(fā)現(xiàn)芯片制造、固晶條件和材料選型都會很大程度的干擾RTH（J-C）的仿真準(zhǔn)確性。

[1]彭洋洋.微波/毫米波單片集成收發(fā)機(jī)中關(guān)鍵電路的設(shè)計及其小型化[D].浙江：浙江大學(xué),2012.Peng Yangyang.Design and Miniaturization of Key Circuits in Microwave/Millimeter Wave Monolithic Integrated Transceivers[D].Zhejiang:Zhejiang University,2012.

[2]金撼塵.微電子技術(shù)發(fā)展的新領(lǐng)域[J].電子世界,2014(9):5-6.Jin Hanchen.A New Field of Microelectronics Technology Development[J].Electronics World.2014(09):5-6.

[3]Wu H,Chen M,Gao L,et al.Thermal resistance analysis by numerical method for power device packaging[C]//International Conference on Electronic Packaging Technology and High Density Packaging.IEEE,2012:666-670.

[4]Cong Yue,Jun Lu,Xiaotian Zhang and Yueh-Se Ho,et al.Effects of Package Type,Die Size,Material and Interconnection on the Junction-to-Case Thermal Resistance of Power MOSFET Packages[C]//2011 International Conference on Electronic Packaging Technology&High Density Packaging,Shanghai,China,Aug.2011,pp.567-572.10.

[5]王靜.LED前照燈近光系統(tǒng)實現(xiàn)及散熱機(jī)理研究[D].江蘇大學(xué),2014.Wang Jing.Implementation and Heat Dissipation Mechanism Research of LED Headlamp Passing Beam System[D].Jiangsu:Jiangsu University.2014.

[6]王劍峰,劉斯揚,孫偉鋒.基于ANSYS的TO-220封裝功率器件熱特性校準(zhǔn)及優(yōu)化設(shè)計 [J].電子器件.2015,34(04):734-738.Wang Jianfeng,Liu Siyang,Sun Weifeng.Thermal Characteristic Calibration and Optimization of TO-220 Package Power Device Based on ANSYS Software[J].Chinese Journal of Electron Devices.2015,34(04):734-738.

[7]Azoui T,Tounsi P,Dupuy P,et al.3D Electro-thermal Modeling of Bonding and Metallization Ageing Effects for Reliability Improvement of Power MOSFETs[J].Microelectronics Reliability,2011(51):1943-1947.

[8]吳昊,陳銘,高立明,李明.粘結(jié)層空洞對功率器件封裝熱阻的影響[J].半導(dǎo)體光電.2013,34(02):226-230.Wu Hao,Chen Ming,Gao Liming,Li Ming.Effect of Solder Layer Voids on the Thermal Resistance of Power Device Package[J].Semiconductor Optoelectronics.2013,34(02):226-230.

[9]康錫娥.功率MOSFET器件穩(wěn)態(tài)熱阻測試原理及影響因素[J].電子與封裝.2015(06):16-18.Kang Xi'e.The Principle and Influence Factors of the Thermal Resistance of Power MOSFET Device[J].ELECTRONICS&PACKAGING.2015(06):16-18.

Methods to Fix Simulation Value and Measurement Results of Thermal Resistance of Electronic Device Package

Zhao Heran，Kang Xi'e，Ma Yanyan
（The 47th Research Institute of China Electronics Technology Group Corporation,Shenyang 110032,China）

With the development of integrated circuits,devices become miniaturized,integrated and high-power,IC packaging and testing engineers are increasingly concerned about the heat resistance of electronic devices.Especially high-power MOS devices,thermal management directly affects the reliability of the product.For a metal casing circuit,using numerical simulation method to analyze the thermal resistance of case,obtained theoretical value of RTH (J-C)and RTH (J-A)Compared the difference between the thermal resistance test and simulation results,improved simulation models and methods,fixed the simulation and test results.Studied the influence on the thermal resistance of chip manufacture and package technology.The results showed that chip manufacturing and packaging technology have a great impact on both resistance test and simulation.

heat resistance;package technology;numerical simulation;high-power devices;method optimization

10.3969/j.issn.1002-2279.2017.05.008

TN302

A

1002-2279-（2017）05-0027-05

趙鶴然（1986—），男，遼寧省沈陽市人，工程師，碩士研究生，主研方向：電子封裝設(shè)計及失效分析。