高速BGA封裝與PCB差分互連結構的設計與優化

高振斌　郝曉雪　李雅菲　王蒙軍

摘 要： 隨著電子系統通信速率的不斷提升，BGA封裝與PCB互連區域的信號完整性問題越來越突出。針對高速BGA封裝與PCB差分互連結構進行設計與優化，著重分析封裝與PCB互連區域差分布線方式，信號布局方式，信號孔/地孔比，布線層與過孔殘樁這四個方面對高速差分信號傳輸性能和串擾的具體影響。利用全波電磁場仿真軟件CST建立3D仿真模型，最后時頻域仿真驗證了所述的優化方法能夠有效改善高速差分信號傳輸性能，減小信號間串擾，實現更好的信號隔離。

關鍵詞： 串擾； 封裝； 差分過孔； 信號完整性； CST

中圖分類號： TN710?34； TN405.97 文獻標識碼： A 文章編號： 1004?373X（2017）22?0137?05

Abstract： With the constantly increase of the communication rate of the electronic systems， the signal integrity between BGA packaging and PCB interconnection area becomes particularly prominent. The high?speed BGA packaging and PCB differential interconnection structure were designed and optimized. The specific influences of the packaging and PCB interconnection area differential wiring mode， signal distribution mode， S/G ratio， wiring layer and via hole stub on the transmission performance of the high?speed differential signal and crosstalk performance are analyzed emphatically. The full wave electromagnetic field simulation software CST is used to establish the 3D simulation model. The optimization method was verified with time?frequency domain simulation， which can improve the transmission performance of the high?speed differential signal， reduce the crosstalk among signals， and realize the perfect signal isolation.

Keywords： crosstalk； packaging； differential via hole； signal integrity； CST

近年來，球柵陣列（BGA）封裝因體積小，引腳多，信號完整性和散熱性能佳等優點而成為高速IC廣泛采用的封裝類型[1]。為了適應高速信號傳輸，芯片多采用差分信號傳輸方式。隨著芯片I/O引腳數量越來越多，BGA焊點間距越來越小，由焊點、過孔以及印制線構成的差分互連結構所產生的寄生效應將導致衰減、串擾等一系列信號完整性問題，這對高速互連設計提出了嚴峻挑戰。目前國內外學者對于板級信號完整性問題的研究仍多集中于水平傳輸線或者單個過孔的建模與仿真，頻率大多在20 GHz以內[2?6]。對于包括過孔、傳輸線的差分互連結構的傳輸性能以及耦合問題研究較少[7]。并沒有多少技術去減少封裝與PCB互連區域垂直過孔間的串擾。

本文針對高速BGA封裝與PCB差分互連結構進行設計與優化。著重分析改進差分布線方式，信號布局方式，信號孔/地孔比，布線層與背鉆這四個方面對改善高速差分信號傳輸性能和串擾的具體影響。利用全波電磁場仿真軟件CST微波工作室建立3D仿真模型。仿真頻率最高達到40 GHz，在時域和頻域同時驗證了所述優化方法的有效性。

1 物理模型

1.1 差分互連結構

在高速信號傳輸中，差分信號因具有減小軌道塌陷和電磁干擾、提高增益、消除共模噪聲和開關噪聲干擾等優點而被廣泛使用。高速差分信號通過IC封裝到達PCB板各層進行傳播，為了實現BGA封裝基板與PCB各層的電氣連接，由水平差分線和垂直差分過孔共同構成了差分互連結構，如圖1所示。

1.2 仿真環境及參數設置

本文采用的仿真環境為全波電磁場仿真軟件CST微波工作室，集時頻域算法為一體，含多個全波及高頻算法，可仿真任意結構、任意材料下的S參數，并可以與電路設計軟件聯合仿真。幾種優化方案均由CST微波工作室建立三維物理模型，PCB的層疊結構如圖2所示，PCB板共12層，第1，3，5，8，10，12層為信號層（走線層），第2，4，6，7，9，11層為電源或地層。板厚為97.6 mil，板材介電常數3.8，損耗正切0.012。0.8 mm間距 BGA扇出過孔間距為31.4 mil，過孔孔徑8 mil，線寬/線距5 mil，差分走線在第10層。

2 優化與設計

本節著重從四個方面進行設計優化，以改善高速差分信號的傳輸性能及信號間串擾。分別為差分布線方式，信號分布方式，信號孔/地孔比，布線層選擇與過孔殘樁。CST仿真的結果以S參數的形式體現，仿真頻率最高達40 GHz，在時域和頻域同時驗證所述優化方法的有效性。

2.1 布線方式

差分信號從過孔引出時，不同的布線方式會對差分信號的傳輸特性有很大的影響，如果傳輸線不能等長等距，就會引起信號失真，產生共模噪聲。如圖3所示，信號從過孔引出時分別采取三種布線方式，0°，90°轉角，45°轉角，每對差分過孔周圍有兩個隔離地孔。布線在PCB板第10層。endprint

圖4是以上三種不同布線方式的插入損耗。顯然，第一種水平對稱的方式傳輸性能最好。差分信號最重要的就是等長等距，等長的目的是要確保時序的準確與對稱性，兩條傳輸線上的任何時延差或錯位，都會導致差分信號失真，并使部分差分信號變成共模

信號，產生電磁干擾。等距的目的是保持差分阻抗的一致性。45°和90°轉角在布線時都無法做到絕對的等長等距，產生相位差和共模噪聲。

圖5和圖6分別從頻域和時域展示了三種布線方式所產生的共模噪聲。不論是45°轉角還是90°轉角，產生的共模噪聲都比0°高得多，而45°轉角布線要略優于90°轉角。

根據經驗法則，為了把錯位維持在信號上升邊10%以內，要求兩線長度匹配至上升邊空間延伸的10%以內。這種情況下，對走線總長度的匹配要求如下[8]：

因此在實際應用中，應盡量采用0°這樣水平對稱的方式布線，來達到等長等距的目的。

2.2 信號分布方式

BGA封裝管腳在扇出時通過過孔連接至PCB板其他各層，幾十對差分對同時高密度、長線并行，相鄰的傳輸線由于電場和磁場的作用（耦合電容/耦合電感），一對差分線傳輸的信號會對相鄰的傳輸線產生串擾[9]。由于BGA焊點的排列是固定的，因此焊盤和過孔的位置取決于焊點的分布，合理的BGA管腳信號布局可以改善差分對之間的串擾。不同信號分布方式見圖7。

如圖7所示的兩種布局方式：3對信號橫向水平布置；3對信號正交布置。每對信號周圍各有兩個隔離地孔。中間為受擾線，兩邊為干擾線，根據走線將3對差分對定義成6個差分端口，D1～D3為BGA扇出端，通過觀察D4，D6端口對D2端口的遠端串擾來分析相鄰通道的串擾情況，由于兩邊對稱，只需觀察D4端口對D2端口的串擾。差分對遠端串擾比較如圖8所示。

由圖8所示的結果可以看到，信號正交布局時，由于孔?孔之間距離增大，孔?孔耦合減小，從端口D4到端口D2的遠端串擾低于水平布局時的遠端串擾。由表1可知，優化后的遠端串擾比原設計在大于5 GHz頻帶內有5～15 dB的改善。圖9從時域也驗證了正交布局的優越性。優化后的設計瞬態最大峰值噪聲比原設計降低了10 mV，如表1所示。

2.3 信號孔/地孔數量比

由于在設計中BGA焊點的間距是固定的，一味增加信號之間的距離來降低串擾不太可能，最簡單的方法就是在重要信號孔周圍增加地孔隔離。以下四種方案信號孔/地孔[SG]比分別為1∶1，1∶2，1∶3，1∶4，信號布局方式采取第2.2節中正交布局方式，如圖10所示。

四種方案遠端串擾比較如圖11所示，[SG]比為1∶2時，差分信號的遠端串擾要比1∶1時有很大改善。由表2可知，在5～30 GHz頻段，[SG]比1∶2比1∶1遠端串擾降低了8～17 dB。

在重要信號孔周圍增加地孔隔離，能夠縮短地回流路徑、降低信號過孔的電感不連續性，因此可以在一定程度上改善串擾，但是很快就會飽和，[SG]比1∶4與1∶3時差別已然不大，遠端串擾的改善很有限。4種方案遠端串擾的時域仿真結果如圖12所示，可以得到與頻域同樣的分析結果。從時域結果可得到4種方案的瞬態最大峰值噪聲，[SG]比1∶1時高達22 mV，1∶2時則很快降低到6 mV，1∶3和1∶4時均在1.6 mV左右，相差不到0.03 mV，如表2所示。

2.4 布線層選擇與過孔Stub的影響

在重要信號孔周圍增加地孔隔離是降低串擾最簡單的方法，但是很快就飽和了，而且這樣很難達到一個理想的屏蔽。在封裝與PCB互連區域，高速差分對之間除了孔?孔的耦合，線?孔、孔?線耦合也都是引起串擾的重要因素。此刻，除了考慮之前的三個方面影響，還應分析和研究布線層以及過孔殘樁對串擾的影響。圖13的情況，三個差分對分別布在不同層且具有不同過孔Stub長度，信號正交布局，每對差分過孔周圍設置6個隔離地孔。圖13（a）中3個差分對都布在PCB第10層，靠近底層。圖13（b）中兩側的干擾線從第10層移到第3層，且將長Stub背鉆59.1 mil。這樣兩邊干擾信號與中間受擾信號之間孔?孔耦合的垂直長度顯著減少。圖13（c）與圖13（b）恰好相反，中間的受擾線布在第3層并且背鉆，兩邊干擾線布在第10層。圖13（d）中間受擾線布在第10層，兩邊干擾線布在第3層且保留長Stub。

遠端串擾的頻域比較如圖14所示，與方案（a）相比，方案（b）減小了兩邊干擾信號過孔的垂直長度，孔?孔耦合減少，而且3對差分線不在同一層，線?線之間耦合也減小了，串擾會有很大改善。由表3可知，在5～30 GHz頻帶內，方案（b）比方案（a）遠端串擾改善了4～12 dB。方案（c）與（b）的區別在于（c）有多余的孔線耦合，（c）中受擾線放在第3層且背鉆，干擾線放在第10層，雖然孔?孔耦合也可以減小，但是兩邊長長的干擾信號孔會對中間差分線產生孔?線干擾。而方案（b）中，由于干擾信號孔背鉆，受擾信號在經過時，并沒有長Stub對差分線的干擾。由此，方案（b）的串擾是最小的。如果沒有背鉆，如方案（d），雖然三對信號差分線不在同一層，但長長的Stub不僅會影響阻抗的連續性，使自身差分信號產生諧振，還會增大相鄰差分信號之間的串擾，甚至都不如方案（a）將信號都布置在靠近底層。

從時域仿真結果中可以得到與頻域同樣的分析結果，如圖15所示。由表3可知，四種方案的瞬態峰值噪聲，方案（b）最小，方案（d）最大。因此，在今后的設計中，為避免過孔長Stub對信號的干擾，差分線應盡量靠近PCB板底層布線，多走內部帶狀線。幾對并行的差分信號可分別布置在不同信號層以降低串擾，但要注意布在淺層的信號過孔一定要背鉆。

3 實驗結果比較與分析

通過對以上仿真結果進行比較與分析，可以得到如下設計和優化建議：

（1） 差分信號從過孔引出時，為滿足等長等距的要求，應盡量采用水平對稱的布線方式，以達到最佳的傳輸性能和最小的共模噪聲。如果布線時無法做到絕對的水平對稱，45°轉角布線要優于90°轉角布線。endprint

（2） BGA封裝信號引腳布局采用正交方式，可充分降低差分對之間串擾的影響。與水平布局相比，正交布局在5～30 GHz頻帶內串擾有5～15 dB的改善。

（3） 在重要信號孔周圍增加地孔隔離，可以在一定程度上改善串擾，但是很快就會飽和，由仿真結果可知：20 GHz以內給每一對信號孔周圍布置4個地孔，就可以很好的降低差分信號間的串擾，滿足信號完整性要求。20 GHz以上時，可在某些高速信號周圍布置6個隔離地孔，以改善信號之間的串擾。

（4） 在選擇布線層時，為避免過孔長Stub對信號的干擾，差分線應盡量靠近PCB板底層布線，走內部帶狀線。如果很多對差分對并行傳輸，幾對差分信號可分別布置在不同信號層以降低串擾，但要注意布在淺層的差分信號過孔一定要背鉆。

4 結 論

本文通過對高速BGA封裝與PCB差分互連結構的優化設計，利用CST全波電磁場仿真軟件進行3D建模，分別研究了差分布線方式、 信號布局方式、信號孔/地孔比、布線層與過孔殘樁這四個方面對高速差分信號傳輸性能和串擾的具體影響。

時頻域仿真結果表明，所述優化方法能夠有效改善高速差分信號傳輸性能，減小差分信號間串擾，實現更好的信號隔離。為保證高速信號傳輸系統的信號完整性提供了重要依據，對于高速PCB設計具有一定的指導意義。

參考文獻

[1] 王詠梅.0.5 mm間距BGA芯片的PCB設計[J].印制電路信息，2012（3）：32?33.

[2] 胡晉，金利峰，鄭浩.FC?CBGA封裝中高速差分信號過孔的設計與優化[J].微電子學，2011，41（6）：906?909.

[3] 蔣緯，鄭宏宇，趙祖軍.IC高密度陶瓷外殼串擾對信號完整性的影響[J].半導體技術，2014，39（3）：220?225.

[4] 趙玲寶，陳清華.差分過孔的高頻特性仿真分析[J].電訊技術，2014，54（4）：518?523.

[5] HE H， WU P， LIU F， et al. Parasitic parameter extraction and modeling of via of high speed differential pair [C]// Proceedings of 2015 International Conference on Electronic Packaging Technology. Changsha， China： IEEE， 2015： 619?624.

[6] 孫緒印，林志立，歐攀，等.微帶線間遠端串擾的電磁仿真研究[J].計算機應用研究，2014，31（9）：2665?2667.

[7] LIM J， KAI S C， ZHANG J， et al. ASIC package design optimization for 10 Gbps and above backplane serdes links [C]// Proceedings of 2012 IEEE International Symposium on Electromagnetic Compatibility （EMC）. Pittsburgh， USA： IEEE， 2012： 199?204.

[8] BOGATIN Eric.信號完整性與電源完整性分析[M].2版.李玉山，劉洋，等譯.北京：電子工業出版社，2015：302?304.

[9] 胡軍，李晉文，曹躍勝.Gbps串行鏈路信號完整性分析與設計[J].計算機工程與科學，2009，31（7）：102?105.endprint