基于GPS秒脈沖的頻率源設計與實現

王冬，汪貴華，郭慶賀

（南京理工大學電子工程與光電技術學院，江蘇南京210094）

基于GPS秒脈沖的頻率源設計與實現

王冬，汪貴華，郭慶賀

（南京理工大學電子工程與光電技術學院，江蘇南京210094）

針對無線廣播系統對高精度的同步頻率信號的需求，設計一種基于AD9548芯片的鎖定GPS秒脈沖的頻率源系統。分析了AD9548鎖相頻率合成器的基本原理以及工作特性，采用FPGA+AD9548芯片的硬件平臺，通過GPS模塊鎖定高精度的GPS秒脈沖，實現高性能的輸出頻率可調的同步數字鎖相頻率源的設計。實驗測試表明，該系統產生的頻率滿足同步廣播系統對頻率源的設計要求。

頻率源；GPS秒脈沖；數字鎖相環；頻率合成

在現代通信系統中，通信設備頻率的準確率和穩定性對通信系統的穩定性和可靠性有著重要的影響。頻率源是通信、雷達、測控系統、儀器儀表的核心，它的性能直接影響電子系統的性能指標[1-2]。傳統的分立器件構成的頻率合成器體積大，頻率源輸出頻率以及動態范圍有限，可靠性不能保證，生成的信號頻率已經難以滿足電子系統的需求[3-5]。而鎖相式頻率合成技術具有精度高和穩定性好的特點，為電子系統提供了大量精準且能快速切換的信號，廣泛應用與無線設備和通信系統中[6-8]。同時，傳統時鐘系統通常采用高精度晶振，雖然它的短期穩定性好，但是存在頻率漂移和累積誤差，精度和穩定性不可靠[9-11]。而GPS接收機發出的秒脈沖信號具有較高的精度和長期穩定性[12-13]。

針對無線廣播長期穩定高精度同步時鐘的需求，以AD9548鎖相頻率合成器為核心，設計一種用FPGA控制的、鎖定高精度GPS秒脈沖的、輸出頻率可調的頻率源系統。系統的參考信號是精度高的GPS秒脈沖，所以輸出頻率信號精度高。用戶只需要通過上位機，就可以控制系統輸出頻率，操作方便。和其它頻率源系統相比，該系統具有外圍電路簡單、體積小、操作方便、精度高、長期穩定性好等優點。

1 數字鎖相環和AD9548 介紹

1.1 數字鎖相環原理和特點

數字鎖相環，指的是鑒相器、環路濾波器、VCO等全部用數字器件代替。數字鎖相環的輸入信號增加了時間到數字轉換器單元，把數字信號變為實際的模擬信號。鑒相器、環路濾波器、頻率生成、反饋信號等，均以數字的方式完成。數字鎖相環技術把輸入信號數字量化后的數據經過數模轉換器轉換生成模擬信號，在時域中進行頻率合成。數字鎖相環有以下特點:分辨率高。有較大的輸出頻率動態范圍。頻率切換時間較短短。輸出信號可以是任意波形。集成度更高，體積更小，應用更方便[14-18]。

1.2 AD95.8 介紹

AD9548是美國Analog Device公司設計生產出的能直接鎖定秒脈沖信號的同步信號產生芯片。

AD9548的內部核心是高性能的數字鎖相環（DPLL）。DPLL具有可編程數字環路濾波器，帶寬為0.001 Hz～100 kHz，可大大減少從有源參考到輸出傳輸的抖動。AD9548最多支持8個參考輸入和寬范圍的參考頻率。芯片輸入參考信號的頻率范圍是1 Hz到750 MHz，輸入信號的有效性監測器與頻率監測器精度高達1 ppm（百萬分之一）。DPLL內部是由直接數字合成器（DDS）和集成DAC構成的數字控制振蕩器（DCO）構成。DCO的輸出是一個正弦信號，頻率由有效參考頻率和參考預分頻器R和反饋分頻器S的編程值決定。系統時鐘輸入為DAC提供采樣時鐘，DAC是直接應用的高頻源或與集成的基于PLL的倍頻器耦合的低頻源。DDS經過DAC輸出后為階梯狀的正弦信號。可以對該信號進一步放大輸出，亦可把濾波平滑后的信號通過引腳CLKINx輸入到芯片內部，經過四路獨立的分頻器處理后輸出片外。

時鐘分配部分提供4個輸出驅動器。每個驅動器可編程為單個差分LVPECL/LVDS輸出或雙端單端CMOS輸出。芯片的輸出信號頻率能高達450 MHz。此外，每個輸出端都具有專用的30位可編程分頻器。AD9548支持holdover模式，當所有的參考信號都失效后，AD9548仍然可以工作在holdover模式下，芯片持續參考信號失效前的特征，持續輸出信號。

2 系統硬件設計與實現

基于GPS秒脈沖的輸出可調的頻率源系統，硬件總體結構如圖1所示，主要包括為FPGA模塊、AD9548模塊、GPS模塊、顯示模塊、電源模塊等。

圖1 硬件總體結構圖

FPGA模塊是系統的主控模塊，該模塊負責與上位機進行串口通信，通過SPI控制AD9548模塊進行實現頻率合成，解碼GPS模塊發送來的數據流，控制液晶顯示屏顯示輸出頻率、峰峰值和GPS碼流信息等。AD9548模塊是系統的頻率合成模塊，是整個系統最核心的功能模塊，負責鎖定1 Hz的GPS秒脈沖，合成用戶所需頻率的與GPS參考信號同步的高精度的時鐘信號，通過濾波放大之后輸出。GPS模塊接收天線傳來的GPS信號，向FPGA模塊輸出GPS數據流，同時向AD9548模塊輸出高精度的1 Hz秒脈沖信號。顯示模塊在液晶屏上顯示輸出頻率、峰峰值和GPS碼流信息等。每個模塊均有獨立的電源系統，系統外接5 V電源模塊，再經過各個模塊獨立的低壓差線性穩壓器變壓后供各模塊使用。

按照硬件總體結構設計原理圖、繪制PCB版圖，設計時須注意信號完整性的要求。信號完整性，就是讓信號在PCB上最大限度的保持良好的電氣特性，盡量減小信號的畸變。信號完整性分析是一個很復雜的問題，影響因素很多，例如串擾，反射，振鈴，地弾等，PCB布線帶來的信號完整性問題將會影響將對系統輸出的高頻信號質量。

系統的電路板實物如圖2所示，左上角為系統各個部分的電源模塊，左下角為FPGA主控模塊和液晶顯示模塊，右上角為GPS模塊、與上位機進行通信的串口和系統的狀態指示燈（可以顯示頻率鎖定、相位鎖定和AD9548工作模式等），右下角為AD9548模塊進行頻率合成和信號的放大輸出。

圖2 系統的電路板實物

3 系統FPGA編程控制

3.1 AD95.8 的SPI數據傳輸

AD9548芯片是一款高性能的數字SOC，用戶可以通過配置芯片一些控制寄存器參數，讓芯片輸出不同頻率的信號。AD9548串口配置方式很靈活，有SPI模式或I2C模式進行通信，本文使用SPI通信方式。SPI工作模式默認為三線工作模式在這個模式下，SDIO進行數據的收發，在時鐘上升沿向芯片寫入數據，在下降沿去讀取芯片內的寄存器值。時鐘輸入端口SCLK最大工作頻率40 MHz。

AD9548的SPI有4種通信模式，工作模式通過指令字的W1，W0位控制。AD9548 SPI協議有16位指令字，SPI指令字格式如圖3所示。第一位控制的是數據的通信方向（其中第一位高電平表示讀數據，低電平表示寫數據），第二、三位的W1、W0控制芯片的四種工作模式，后十三位是數據的起始地址，系統默認高地址在前，低地址在后。4種工作模式對應每次分別傳遞的數據是一位、二位、三位或者數據流模式。在數據流工作模式下，數據可以從輸入的最高位地址開始，把所有數據一次性逐個發送完畢，達到芯片的快速配置的功能。

圖3 SPI指令字格式

3.2 AD95.8 驅動軟件實現

根據AD9548的時序要求，設計了AD9548的驅動模塊，系統工作的核心在于AD9548 4種工作模式之間的轉換和兼容。文中一次發送一到三位數據的工作模式為common mode，第4種為streaming mode。根據輸入控制信號的第一位決定輸入的收發狀態，W0、W1決定串口的工作模式。當工作模式為streaming mode時，data_buf0，data_buf1這兩個數據緩沖寄存器輪流從memory中讀取的數據流。SCLK時鐘來源于系統時鐘六分頻。

FPGA主控芯片采用Altera公司的EP2C8Q208芯片，模塊使用verilog語言實現。AD9548的驅動實現如圖4所示。圖4（a）為FPGA收發狀態機，圖4（b）為SPI驅動仿真波形圖。SPI數據收發模塊采用狀態機實現，狀態機一共有7個狀態，分別是空閑狀態“idle”，兩個數據準備狀態“ready_c”，“ready_s”（分別對應了Common mode和Streaming mode兩個模式），兩個數據發送狀態“send_c”，“send_s”，兩個數據接收狀態“receive_c”，“receive_s”。當接收到發送命令后，根據第一至三位狀態，仲裁器決定狀態機的切換狀態。進入發送/接收狀態后，狀態機根據該狀態下需要發送的數據位數自動計數，依次來判斷數據發送/接收是否已經完成。當數據收發工作完成后，狀態機的狀態切換至idle狀態，等待下次命令的發送。

4 系統測試結果分析

用戶通過設置上位機控制FPGA模塊，對AD9548的芯片頻率合成和分頻輸出的寄存器進行配置，鎖定GPS秒脈沖，合成并輸出所需頻率的信號。觀察單板上的系統鎖定指示燈，當系統輸出信號與輸入參考信號（GPS秒脈沖）頻率鎖定與相位鎖定時，用戶需要的同步鎖相頻率信號已穩定，可以對外輸出頻率信號。

頻率源輸出波形圖如圖5所示。圖5（a）展示了DDS輸出頻率100 MHz信號的輸出波形，圖5（b）展示了DDS輸出頻率100 MHz信號再經過11分頻之后得到的9.09 MHz信號的輸出波形。根據示波器測試的輸出信號波形可以看出，輸出信號為光滑的標準的時鐘信號，頻率滿足要求。通過對不同信號的測量結果可以看出:輸出信號頻率較低時，信號質量好、穩定性也好。

圖5 頻率源輸出波形圖

5 結論

文章設計一種基于GPS秒脈沖的高性能的輸出可調的頻率源系統，采用FPGA和AD9548鎖相頻率合成芯片，通過GPS模塊來鎖定高精度的GPS秒脈沖，實現同步數字鎖相頻率源系統的設計。該系統外圍電路簡單、體積小、操作方便，測試的輸出信號精度高、長期穩定性好，能夠滿足無線廣播系統對頻率源的要求。

[1]薛顏，楊霄壘，周啟才，等.一款低抖動寬調節范圍鎖相環頻率合成器的設計[J].中國電子科學研究院學報，2014（1）:101-104.

[2]張震.基于AD9911頻率源的設計與實現[J].電子科技，2014（3）:66-69.

[3]Hardik A.Shah，Satish K.Shah，Rakesh M.Patel.Signal processing analysis of DSP based PWM generation for high switching frequency voltage source inverter[J].World Journal of Engineering，2015（125）:499-506.

[4]車保川.基于FPGA的超聲波電源數字鎖相環電路設計[J].無線互聯科技，2014（11）:154，181.

[5]單月忠，劉太君，葉焱，等.基于ADF4351的頻率源設計與實現[J].無線電通信技術，2014（6）:85-88.

[6]Amine Toumi，Mohamed Radhouan Hachicha，Moez Ghariani，et al.Power factor correction rectifier with a variable frequency voltage source in vehicular application[J].Intelligent Control and Automation，2014（5）：1-11.

[7]楊劍青，楊曉琴，謝亮，等.基于ARM的頻率源馴服設計與實現[J].時間頻率學報，2014（4）：206-212.

[8]Reza Ghoddousi-Fard，Fran?ois Lahaye.Evaluation of single frequency GPS precise point positioning assisted with external ionosphere sources[J].Advances in Space Research，2016.

[9]Guoquan Wang，Timothy J.Kearns，Jiangbo Yu，et al.A stable reference frame for landslide monitoring using GPS in the Puerto Rico and Virgin Islands region[J].Landslides，2014，111:.

[10]Shunsuke Miura，Shunsuke Kamijo.GPS Error Correction by Multipath Adaptation[J].International Journal of Intelligent Transportation Systems Research，2015：131.

[11]Robert Odolinski，Peter J.G.Teunissen，Dennis Odijk.Combined BDS，Galileo，QZSS and GPS single-frequency RTK[J].GPS Solutions，2015：191.

[12]王平，高陽，王林泓，等.基于DSP與FPGA的實時電能質量監測終端系統[J].電力系統保護與控制，2012（12）:125-129.

[13]李浛，程礫瑜，曹海寧，等.GPS高精度校時在衛星控制系統中的應用[J].遙感學報，2012（S1）:52-56.

[14]梁孝彬，石玉，王軒.基于DDS技術L波段小步進低相噪頻率源設計與實現[J].電子元件與材料，2015（5）:54-57.

[15]張洪倫，巴曉輝，陳杰，等.基于FFT的微弱GPS信號頻率精細估計[J].電子與信息學報，2015（9）:2132-2137.

[16]王戰永.基于DDS 30～800MHz頻率合成電路的設計與研究[J].電子世界，2014（16）:90，111.

[17]汪海燕.一種DDS頻率源中相位截尾誤差的算法[J].西昌學院學報：自然科學版，2016（3）:15-16.

[18]杜英，郝茂森.基于DDS和FPGA的頻率特性測試儀[J].現代電子技術，2014（4）:112-114，117.

Design of frequency source based on GPS second pulse

WANG Dong，WANG Gui-hua，GUO Qing-he
（School of Electronic and Optical Engineering，Nanjing University of Science and Technology，Nanjing210094，China）

Aiming at the demand of the high frequency synchronization signal in wireless broadcasting system，a frequency source system of locking GPS second pulse based on AD9548 chip is designed.The basic principle and working characteristics of the AD9548 PLL frequency synthesizer are analyzed.By using the hardware platform of the FPGA+AD9548 chip，the GPS module is used to lock the GPS second pulse with high accuracy.The output frequency can be adjusted by the synchronous digital phase locked frequency source the design of.Experimental results show that the frequency generated by this system meets the design requirement of frequency source in synchronous broadcasting system.

frequency source；GPS second pulse；DPLL；frequency synthesis

TN74

A

1674-6236（2017）23-0117-04

2016-11-08稿件編號：201611059

王冬（1991—），男，江蘇南京人，碩士研究生。研究方向：嵌入式系統軟、硬件設計。