基于FPGA與AD5422的PLC模擬量擴展單元的設計

鮑長君

摘要：本文設計了一種以FPGA為核心，基于AD5422實現多路高精度輸出的PLC模擬量擴展單元模塊。設計先對現有的方案進行了分析和討論，之后對FPGA內部相關處理機制和實現方案做了詳盡的論述，經過仿真和測試驗證了設計的可行性。相比于傳統的模擬量擴展單元模塊，本系統具有處理速度快、方便、靈活，電路精簡，抗干擾能力強等優點。

關鍵詞：FPGA；AD5422； 串行外設接口

DOI： 10.3969/j.issn.1005-5517.2017.8.014

1 系統總體設計

1.1方案論述

工業自動化控制系統經常需要用到4-20mA或者±5V等模擬量信號，用以控制變頻器等需要模擬信號輸入控制的設備，而模擬量擴展單元也是PLC產品重要的擴展單元之一。一個良好的模擬量擴展單元產品的設計希望不僅能夠保證系統運行的可靠性，還希望系統設計能夠非常精簡，有足夠的魯棒和可擴展性，在成本性、能等各方面組合成一個最優的結果。是PLC模擬量擴展單元產品設計一直追求和努力的方向。

傳統的模擬量輸出擴展單元結構如圖1，其工作原理是：1、FPGA將擴展通信總線上的數據通過SPI通信隔離器進行電器隔離，然后將數據交互給MCU；2、由MCU負責數據的轉換和進行相關的配置工作，并通過MCU的SPI接口控制輸出的DAC獲得相應的模擬電壓或者電流輸出值。

不難看出，FPGA和MCU之間通過SPI通信，MCU和DAC之間也通過SPI通信，如果我們能把MCU的工作都集成到FPGA內完成，那方案就可以省略MCU，由FPGA直接控制DAC實現功能。但是在省略MCU前要對現有方案做以下進一步的分析。

1.2 實現多DAC的SPI接口級聯方式

在使用傳統MCU控制DAC的回路設計時，MCU有足夠的IO口可以單獨或者級聯控制DAC芯片，但是如果換用FPGA來直接替換MCU控制，則會因為需要更多的數據隔離通道使得物料成本上升，因此，若想FPGA直接控制DAC，則最好所有的DAC能進行級聯設計，即通過一個SPI隔離器和少數光耦實現全部的通信和控制功能。

參考AD5422芯片數據手冊，實際上該芯片具有多片菊花鏈連接方式，只要設計得當，多個DAC就可以在同一個SPI接口上級聯工作，圖2是AD5422的原廠數據表關于菊花鏈連接的結構圖…。

1.3 每個DAC的硬件清零信號處理方法

應對開機復位或者某些緊急情況，DAC需要實現硬件清零工作。關于DAC硬件清零腳的設計，我們可以用FPGA閑置的IO腳通過光耦隔離后來控制它。當然若想每個DAC都可以獨立完成清零的工作，則需要由軟件通信的方法控制相應的寄存器來實現軟件清零。

1.4 MCU需要完成的任務內容

從PLC編程給模擬量輸出擴展的數據以及相應的AD5422原廠數據表看， MCU需要在這個中間環節完成以下幾個任務：

1）復位，取消復位，清零，初始化DAC芯片；

2）拆分SPI數據，完成各DAC量程，輸出使能等相關的配置工作：

3）完成數據轉換：包括單極性和雙極性數據轉換，數據位數擴充，數據加偏移量等工作；

4）完成DAC狀態相關回讀工作，包括DAC電流輸出斷線報警，芯片過熱等異常情況。

1.5 FPGA直接控制DAC的設計方案

綜合以上的設計分析，我們修改了整體硬件設計方案，由FPGA直接控制DAC的設計方案如圖3所示。這樣MCU要完成的工作就必須在FPGA內處理完成[2]。

2 FPGA內部具體設計實現的方案

2.1 FPGA的數據處理流程

表1列舉了模擬量輸出規格，包括量程、用戶分辨率、用戶編程的數據范圍等。

可見因為我們給PLC編程的數據和最終送給AD5422芯片的數據有一定的區別，則對于數據處理來說，我們需要完成以下幾個功能：

1）識別數據有效性：PLC給用戶1/12000的分辨率和控制字并不能占用OxOOOO-OxFFFF全部范圍內的數據，也就是說存在一部分的輸入數據是非法的無效的，需要在經過處理前識別出來，避免后續處理出錯，FPGA設計通過數據比較輸出數據有效或者無效判斷，當然設計可以選擇無效數據丟失或者輸出報警信號。

2）雙極性轉換： 對應雙極性輸出數據中的-10-+10V的數據范圍是十六進制的OxE890到Ox1770對應十進制的-6000到+6000，而AD5422的-10V-+1 0V對應的數據范圍是十六進制的Ox000-OxFFFF是單極性的，所以先要給雙極性的原始數據加上十進制的6000，統一輸入為十六進制的Ox0000-Ox2EEO，對應十進制的0-12000。

3） 數據擴充：通過乘法器實現輸入數據的擴充，從給用戶的十六進制Ox0000-Ox2EEO需要對應轉換到十六進制OxOOOO-OxFFFF。特別地，對于1-5V量程來說因為輸出有個1V的基準量，在適用AD5422的0-5V量程時通過擴展到AD5422對應的0-4V量程，即十六進制的OxOOOO-OxCCCC，當然，這一步的處理需要在FPGA內部設計硬件乘法器，使得每個量程都能乘上響應的系數完成數據擴充工作。

4）添加偏移量：對于1-5V量程來說這個1V的基準量是始終存在的，這就需要在完成數據擴充后添加偏移量，其他量程則不需要這個偏移量的添加。

2.2 FPGA其余需要添加的功能塊還包括

1）控制字識別模塊：針對獲得的命令控制字，需要能甄別，并且分離出每個通道的量程和使能信息，在獲得合法的控制字后才能通知初始化模塊開始正常的數據運行。對于非法的控制字信息也能報錯并停機。endprint

2）初始化模塊：在上電后初始化每一個DAC芯片，包括復位芯片，開啟菊花鏈使能，清空輸出數據寄存器等操作I1）。

3） SPI接口模塊：該模塊能自動的將處理完成的數據添加字頭地址并發送，而且能夠配合初始化模塊完成DAC的初始化工作。在完成數據發送后最好還可以自動回讀DAC的狀態信息了解DAC是否過熱，電流環開路等信息。在處理完成所有工作后，自動的提供一個幀復位信號給狀態機完成一幀數據的處理工作。

4）時鐘控狀態機：該模塊能協調每個模塊的工作順序，使這個機制在數據幀能順利工作并且自動復位。

5）通道識別模塊：對于多通道數據使用同一個數據處理線來說，要有效的識別通道，通知各模塊裝載對應的量程控制字和控制SPI模塊的菊花鏈數據裝載順序。 圖4是FPGA內部整體處理機制的結構圖。

3 FPGA仿真測試

通過Verilog HDL語言編寫相關的硬件描述語言模塊，并綜合生成實例。圖5是FPGA內部實現DAC數據轉換處理的實例模塊，也是本設計的核心模塊，其相應的輸入端口包括：模塊復位rst-n；模塊主時鐘輸入mclki：通道1的總線送來的十六位數據BUSdatal[15：0]；通道2的總線送來的十六位數據BUSdata2[15：0]；2個DAC通道的配置數據（包括量程和使能信號）configdata[7：0]；轉換使能信號sta rt；相應的輸出信號包括送往SPI通信模塊發送給DAC1的數據Txdatal[15：0]；發送給DAC2的數據Txdata2[15：0]，以及轉換完成的使能信號TXok。

使用ModeISim軟件對FPGA內部的處理機制進行仿真測試，圖6是SPI端口對DAC進行初始化的時序仿真結果。包括發送Ox560001進行復位功能，發送Ox560000取消復位功能，發送Ox550008開啟菊花鏈使能等操作。

圖7顯示了FPGA內部數據轉換的仿真測試結果，我們先預設了DAC工作在-10-10V量程下，并在該模式下給FPGA送入十進制的6000對應Ox1770代表要求DAC輸出正10V滿量程，計算結果輸出是有符號數的Ox7FFF，說明和預期結果一致，即這部分功能模塊可以正常工作。

樣機測試使用Microsemi的FPGA為處理核心，使用Libero SoC開發平臺下移植了以上設計進行實體電路的運行，圖8為樣機的實物照片，左邊為頂層FPGA板，右邊為底層模擬量輸出板。其中模擬部分的硬件設計可以參考EVAL_AD5422[3]。另外，注意要做好輸出ESD保護對策。圖9顯示了該樣機輸出O-10V階躍信號的實測波形，驗證了設計的可行性，完成了相關產品的開發任務。

4 結論

本設計憑借FPGA強大的硬件可編程能力，在硬件設計方面直接省略了一顆MCU處理器及相關配套的硬件，既可以極度的精簡物料表。提升整體硬件可靠性，降低系統功耗，又不用擔心MCU會存在死機等實際運行的風險。

對于數據處理交由FPGA來實現，既可更嚴格的管理完善整體系統運行的時序。而且輸入輸出數據的關聯性更差，這樣整個設計具有更好的保密性。利用FPGA的靈活性，使電子設計能夠在很短的周期內完成[4]，而且FPGA內部設計硬件乘法器，加法器等硬件模塊可以極大的提升數據處理速度，從而提升系統響應時間[5]。

參考文獻：

[1]AD5422 Datasheet[Z] Analog Devices， Inc

[2]于笑凡，費樹岷基于FPGA與AD5422的多功能信號發生器的設計[J]信息技術與信息化，2013（6）53-55

[3]UG-422：Evaluating the AD5422 Single Channel.16Bit.Current Source and Voltage OutputDAC.HART Connectivity.[Z] Analog Devices， Inc

[4]王玨文，金偉信，蔡一兵，等基于FPGA的SPI總線接口的實現叫現代電子技術，2010（14）：102-104

[5]周維龍基于FPGA的智能變送器的設計與開發[D]長沙：湖南大學，201018-22endprint