基于AD9910的LFM信號發生器的關鍵硬件電路設計

王曉楠 黃鵬（桂林電子科技大學計算機與信息安全學院，廣西 桂林 541004）

0 引言

隨著科技的發展進步，硬件電路的集成化程度越來越高，穩定性也得到了很大提高。在現代化數字處理技術中，直接數字頻率合成（DDS）是一項關鍵的技術，具有頻點多、精度高、低功耗、頻率轉換速度極快的特點，普遍應用于信號發生器設計。

1 AD9910簡介

AD9910是由ADI公司研發的一款DDS芯片。具有最高1GSPS的內部采樣時鐘頻率，14位的高分辨率DAC輸出，采用1.8V和3.3V電源供電。為減少DAC輸出信號固有的零階保持效應，AD9910還內置反Sinc濾波器，使輸出信號的頻率響應更加平坦。

AD9910可運行于單頻調制模式、RAM調制模式、數字斜坡調制（DRG）模式和并行數據端口調制模式。在本設計中，選用DRG模式來產生LFM信號。

2 硬件設計

2.1 電源電路設計

AD9910的供電電源可分為1.8V數字電源、1.8V模擬電源、3.3V數字電源和3.3V模擬電源四類，芯片內各個模塊獨立供電以減少電源噪聲干擾。

其中，序號為11/15/21/28/45/56/66的電源引腳是3.3V數字電源類型，用于芯片的數字通信供電，供電電流會根據通信的情況而動態變化；序號為74/77/83的引腳為3.3V模擬電源，用于給芯片內部的模擬電路提供偏置電流；序號為17/23/30/47/57/64的引腳為1.8V數字電源，主要用于給系統時鐘電路供電；序號為3/6/89/92的引腳為1.8V模擬電源，其中序號3管腳用于鎖相環（PLL）供電，會產生較大噪聲，耗電電路約為7mA，應該在與89/92管腳之間使用鐵氧體磁珠進行隔離。

穩壓芯片可用LM1117-3.3和LM1117-1.8來分別提供3.3V和1.8V電源，它是一種廣泛應用的穩壓芯片。在穩壓芯片的電源輸入端需要并聯100uF的鉭電容和10nF的貼片陶瓷電容，為了防止電源反接而損壞電路，可以再并聯一個的二極管用來保護電路，而輸出端需要并聯10uF的鉭電容和10nF的貼片陶瓷電容。

2.2 參考時鐘輸入電路設計

AD9910可采用雙端差分信號或者單端信號輸入來提供參考時鐘，最大可輸入2GHz，對于大于1GHz的時鐘需要經過分頻器分頻才能正常使用。如果輸入的參考時鐘較小，可以使用芯片內部的鎖相環乘法器將時鐘倍頻至所需要的采樣時鐘頻率。

使用晶振作為參考時鐘源時，需要將XTAL_SEL引腳設置邏輯1，一般選擇25MHz或者40MHz的晶振頻率，再通過PLL倍頻至所需的采樣頻率。若是選擇40MHz晶振，則外部PLL環路濾波器電路為1k歐姆的電阻串聯680pF的電容到1.8V模擬電源，再并聯22pF的電容到1.8V的模擬電源。

2.3 雙端差分信號轉單端信號電路設計

由于AD9910輸出的模擬信號為雙端差分電流型，相對于單端信號而言，雙端信號可以減少共模噪聲。但是對于一般的信號發生器，往往需要的是單端電壓型信號。

巴倫往往應用于雙端與單端信號轉換電路，本設計可采用型號為ADT1-1WT-1+的巴倫實現。在此巴倫的1和3引腳接AD9910的差分信號輸出端，并分別接一個49.9歐姆的電阻到地，6引腳為輸出的單端電壓信號，其余引腳接地。

還有一種方法，可采用型號為TC1-1-13M+的巴倫，1和3引腳接AD9910的差分信號輸出端，再在這兩個引腳之間接一個49.9歐姆的電阻，4引腳為單端電壓信號輸出，其余引腳接地。

2.4 濾波器電路設計

由于AD9910輸出的模擬信號存在采樣時鐘噪聲，必須將它用濾波器濾掉。一般DDS的采樣時鐘頻率會比較高，遠大于實際輸出頻率，所以選擇濾波器器件一般只要濾除采樣時鐘頻率附近的頻段就行了，加上LFM信號的帶外頻譜較寬，不必將濾波器帶寬設計得太窄。選擇濾波器參數之前，最好用MATLAB軟件將所要生成的信號進行仿真，觀察頻譜曲線。

例如產生一個中心頻率為60MHz，帶寬為32MHz，脈寬800ns，重頻40kHz的LFM信號，采樣頻率為800MHz，濾波器可選擇截止頻率為150MHz左右的無源低通濾波器。