一種適用于DDR內(nèi)存驅(qū)動(dòng)的LDO芯片設(shè)計(jì)

蔡勝凱，王 卓，馬亞?wèn)|，汪 堯，明 鑫，張 波

（電子科技大學(xué)功率集成實(shí)驗(yàn)室，成都 610000）

1 引言

由于幾乎所有要求快速處理大量數(shù)據(jù)的應(yīng)用中都要求具有RAM（隨機(jī)存儲(chǔ)器），因而DDR存儲(chǔ)器也變得日益重要，應(yīng)用也變得更加廣泛。DDR是一種能夠保存易失性信息的存儲(chǔ)器，并且可以以一種更加快速、直接的方式存取信息。在計(jì)算機(jī)系統(tǒng)中，存儲(chǔ)器帶寬要同處理器的前端總線帶寬匹配，并且存儲(chǔ)器的速度要盡可能快，這樣才不會(huì)使處理器的性能受到限制[1]。因此對(duì)于DDR內(nèi)存的電源模塊也有著更高的要求，需要電源模塊具有更快的瞬態(tài)響應(yīng)速度來(lái)滿足DDR內(nèi)存快速切換的狀態(tài)；同時(shí)由于DDR內(nèi)存的應(yīng)用越來(lái)越廣，DDR驅(qū)動(dòng)電源的低功耗設(shè)計(jì)也是發(fā)展趨勢(shì)。

2 DDR供電模型

作為核心部件之一，內(nèi)存對(duì)PC性能影響很大[2]。其供電原理如圖1所示。內(nèi)存芯片由VDD供電（典型值為1.2 V），輸出電位經(jīng)過(guò)數(shù)據(jù)總線（Data bus）后輸入其他芯片，電阻R1為總線電阻，電阻R2為總線終端（Bus termination）電阻[3,4]。傳統(tǒng)供電方式將電阻R2接地，假設(shè)內(nèi)存芯片輸出數(shù)據(jù)0和1各占1/2，那么電阻R1和R2消耗的能量如式（1）所示?，F(xiàn)在將電阻R2接VDD/2電源處，同樣假設(shè)內(nèi)存芯片輸出信號(hào)0和1各占1/2，那么電阻R1和R2消耗的能量如式（2）所示。新型供電方式可以很好地降低功耗。同時(shí)，內(nèi)存芯片輸出0邏輯時(shí)，電源VTT需要向輸出節(jié)點(diǎn)X灌入電流（Source current），當(dāng)內(nèi)存芯片輸出1邏輯時(shí)，電源VTT需要對(duì)輸出節(jié)點(diǎn)X抽取電流（Sink current）。

圖1 DDR供電模型

3 LDO芯片的結(jié)構(gòu)與原理

本文所提出的LDO芯片實(shí)際上包含兩部分：LDO核心電路和過(guò)流限部分，下面將對(duì)這兩個(gè)部分的工作原理進(jìn)行說(shuō)明。……