一種應(yīng)用于基準(zhǔn)的雙向修調(diào)電路

蔡良偉李文靜鄧小鶯*羅堯宇

（1．深圳大學(xué)信息工程學(xué)院，廣東 深圳 518000；2．深圳市國微電子有限公司，廣東 深圳 518000）

1 引言

因?yàn)榧呻娐飞a(chǎn)過程中必然存在工藝偏差，所以在設(shè)計(jì)電路時(shí)必須考慮預(yù)留適當(dāng)?shù)脑Ａ俊２煌墓に嚱遣顒e巨大。譬如，不同的溫度下SS和FF工藝角的差異就足以引起重視。尤其是電阻的生產(chǎn)誤差有可能達(dá)到10%～20%，如此大的偏差對(duì)于一些精度要求很高的電路模塊是不可接受的，比如模擬電路中為其它模塊提供標(biāo)準(zhǔn)電壓的基準(zhǔn)電路，它的精度直接影響電路性能的好壞，甚至功能的實(shí)現(xiàn)與否。通過進(jìn)行結(jié)構(gòu)改進(jìn)或者留有足夠大的裕量是可以達(dá)到足夠的精度的，但是結(jié)構(gòu)改進(jìn)有可能帶來龐大復(fù)雜的電路和未經(jīng)驗(yàn)證的風(fēng)險(xiǎn)，而留有太多的裕量又會(huì)對(duì)設(shè)計(jì)難度提出嚴(yán)峻的挑戰(zhàn)。相比之下，生產(chǎn)后修調(diào)顯示出了巨大的優(yōu)勢(shì)，為產(chǎn)品的批量生產(chǎn)、降低成本提供了新的方案。為了確保電路達(dá)到足夠的精度，目前芯片出廠前對(duì)電阻進(jìn)行微調(diào)是減小生產(chǎn)誤差比較常規(guī)的做法。修調(diào)的方法多種多樣，有內(nèi)嵌式非揮發(fā)性儲(chǔ)存單元修調(diào)、激光修調(diào)、熔絲修調(diào)、齊納二極管修調(diào)等。而熔絲修調(diào)相比于其他修調(diào)方法有著成本低、設(shè)計(jì)簡單、修調(diào)快速的優(yōu)勢(shì)，因而在大多數(shù)中低端芯片中被廣泛使用[1,2]。

2 熔絲修調(diào)

熔絲就是連接在兩個(gè)綁定PAD之間用金屬或者多晶硅以最小的寬度短接在一起的部分，按照工藝劃分，熔絲分為金屬和多晶硅兩種。修調(diào)方法就是通過探針把大的電流加在PAD上，使得指定的熔絲熔斷，相當(dāng)于開關(guān)的斷開，而且不可恢復(fù)。如圖1是設(shè)計(jì)的多晶硅作為熔絲的修調(diào)的版圖。通過在PAD扎入探針通過大電流把指定的熔絲燒斷。圖2是芯片修調(diào)完成的結(jié)構(gòu)，可見左邊一根熔絲已經(jīng)被燒斷。

圖1 多晶硅作為熔絲的版圖

圖2 芯片修調(diào)后的熔絲

常規(guī)的修調(diào)結(jié)構(gòu)是串行結(jié)構(gòu)，只能實(shí)現(xiàn)單方向的修調(diào)。修調(diào)的熔絲有N段，電阻的比例一般都是按照1:2:4:8:16：····：2N，如果要求修調(diào)的精度很高，必然引入較多的大電阻和PAD，成本上升。圖3是四個(gè)串聯(lián)熔絲的結(jié)構(gòu)，可以得到2N-1種修調(diào)方案，即15種。它的最小步進(jìn)就是L=ERRrange/(2N-1)，其中ERRrange是想要覆蓋的誤差范圍。譬如，偏差在+60mV,如果采取四位的熔絲修調(diào)方案，最小的步長就是4mV。也可以從精度要求方面進(jìn)行計(jì)算，例如初始精度為±2.5%，要求修調(diào)后達(dá)到±0.5%，那么需要三位修調(diào)熔絲。

圖3 熔絲修調(diào)

圖4 雙向修調(diào)的原理圖

工藝的偏差具有不確定性，在額定輸出上正負(fù)分布。例如一個(gè)1.2V的輸出基準(zhǔn)，有可能往上偏比1.2V要大，有可能往反方向偏比1.2V小。鑒于傳統(tǒng)的單向修調(diào)的方法不能實(shí)現(xiàn)正負(fù)修調(diào)。在傳統(tǒng)的基準(zhǔn)之上，又改進(jìn)出了具有雙向修調(diào)的矩陣結(jié)構(gòu)，如圖4所示。

圖4所示雙向修調(diào)電路有兩組電阻，第一組是上修調(diào)電阻R11～R15，第二組是下修調(diào)電阻R1～R5。默認(rèn)情況下只有一組是被接入的。例如圖4就是R11～R15接入，R1～R5由于熔絲T1～T5接地導(dǎo)致MOS開關(guān)開通而被短路。當(dāng)輸出電壓大于額定值時(shí)，說明AB之間的電阻大，可以通過熔斷T11～T15的熔絲組合來降低輸出到滿足要求。反之，當(dāng)輸出低于額定值時(shí)，可以通過熔斷T1～T5的不同組合來接入一定的電阻提高輸出。電阻的計(jì)算和傳統(tǒng)的單向修調(diào)計(jì)算一致。

3 雙向修調(diào)的電壓基準(zhǔn)

圖5 帶隙基準(zhǔn)原理圖

帶隙基準(zhǔn)是用來產(chǎn)生穩(wěn)定電壓的最常用最成熟穩(wěn)定的結(jié)構(gòu)，利用兩個(gè)晶體管工作在不同電流密度下，它們的基極-發(fā)射極電壓之差對(duì)溫度的變化是成正比的。電壓差作用在電阻上得到與絕對(duì)溫度成正比的PTAT電流。單個(gè)晶體管的Vbe具有負(fù)的溫度系數(shù)，通過兩者的加權(quán)組合，產(chǎn)生于溫度無關(guān)或者關(guān)系非常小的接近零溫度系數(shù)的輸出電壓。如圖5所示，我們采用的是傳統(tǒng)的帶隙核心，M1～M7、Q3、R5組成啟動(dòng)電路，將一股啟動(dòng)電流I1插入電路。Q1和Q2的面積之比為8:1，他們所在支路的電流之比為1:2，放大器的增益非常高，可以鉗位兩點(diǎn)a和b電壓相等，R4和COMP構(gòu)成過溫保護(hù)。基準(zhǔn)產(chǎn)生的與溫度相關(guān)極小的電壓通過VB中的分壓電阻輸出到其它模塊。

所以，△VBE=VT·ln(16)

受到溫度的影響為：

表1 圖4中對(duì)應(yīng)的修調(diào)控制位與修調(diào)幅度

加入修調(diào)電阻Rtrim后為

加入修調(diào)電阻后對(duì)溫度的敏感度為：

Rtrim相當(dāng)于一個(gè)正負(fù)調(diào)節(jié)的電阻，對(duì)于溫漂的改善也起到一定的作用，加入雙向修調(diào)后可以把電阻誤差造成的正負(fù)偏差微調(diào)回來，使輸出較準(zhǔn)確。

基準(zhǔn)的設(shè)計(jì)輸出為1.155V，通過工藝角的仿真我們發(fā)現(xiàn)輸出在1.103V～1.129V。偏差在-52～+74mV，偏差達(dá)到了-5%～+7%。根據(jù)設(shè)計(jì)標(biāo)準(zhǔn)±2%（即±23mV）的要求，為了留有一定的裕量，我們需要引入正負(fù)5位的修調(diào)，步進(jìn)為3mV，可以修調(diào)的范圍達(dá)到±93mV，偏差范圍全部覆蓋，精度裕量足夠。

一時(shí)間馮一余恍惚起來，想起昨天晚上的事情，不知道怎么會(huì)做出這種莫名其妙的夢(mèng)，也不知道到底是不是個(gè)夢(mèng)，更不知道是不是昨晚抽了老崔一根煙的緣故。

帶隙的電流來源于M8、M9所在支路，修調(diào)也設(shè)置在該支路，目的就是利用帶隙的恒定電流配合修調(diào)的可控電阻實(shí)現(xiàn)修調(diào)，這樣的好處就是：第一，該支路電流恒定，無需配置；第二，該支路電流實(shí)現(xiàn)復(fù)用，無需為修調(diào)引入額外電流支路，提高了效率。文獻(xiàn)[4]采用雙向修調(diào)，依靠拉電流和灌電流與固定電阻相乘產(chǎn)生電壓補(bǔ)償基準(zhǔn)電壓的偏差。文獻(xiàn)[5]采用單向修調(diào)，引入額外的PTAT補(bǔ)償由于工藝角變化引起的偏差。兩者的不足之處都是引入額外的電流，當(dāng)修調(diào)位數(shù)較多時(shí)，引入的電流是非常可觀的，從而將系統(tǒng)的功耗提升，降低效率。本文所改進(jìn)的雙向修調(diào)結(jié)構(gòu)不僅實(shí)現(xiàn)正負(fù)雙向修調(diào)，而且利用基準(zhǔn)自身支路的電流，無需消耗額外的電流，因而能夠得到最佳的效率。

4 仿真結(jié)果

針對(duì)全工藝角下進(jìn)行-55℃～125℃的溫度掃描，確定工藝角在溫度范圍內(nèi)對(duì)輸出影響的最大偏差，最終得以確定修調(diào)的范圍。圖6中為典型的輸出工藝角（tt）與其它最差工藝角的對(duì)比。由此可以看到最大的波動(dòng)由ss_min和ff_max確定，與TT下的輸出分別偏差+74.1mV和-52.3mV。

圖6 修調(diào)前仿真的工藝偏差

通過全工藝角的仿真發(fā)現(xiàn)最差的兩個(gè)極限工藝角的組合如表2：

表2 最差工藝角組合

其中，ss_min組合是輸出走高，需要往下修，ff_max是輸出低于設(shè)計(jì)值，需要往上修。

因此我們針對(duì)這兩個(gè)工藝角分別進(jìn)行修調(diào)后仿真，作為對(duì)比。我們通過降低接入的修調(diào)電阻使得輸出不斷下移，T1～T5保持默認(rèn)連接，通過改變T11～T15來改變開關(guān)MOS管的通斷。圖7上就是修調(diào)過程變化趨勢(shì)。

圖7 雙向修調(diào)仿真結(jié)果

仿真結(jié)果(如表3)顯示，修調(diào)后輸出電壓在額定輸出1.155V的精度范圍內(nèi)，可以達(dá)到精度要求。

表3 帶隙基準(zhǔn)修調(diào)前后對(duì)比

為了便于定位測(cè)試以及熔斷，修調(diào)模塊的版圖設(shè)置在最靠邊的位置，圖8就是一款LDO電壓芯片的版圖布局。表4是本文與參考文獻(xiàn)中的一些方案的對(duì)比。

圖8 基準(zhǔn)芯片版圖布局

表4 本文與參考文獻(xiàn)優(yōu)缺點(diǎn)對(duì)比

5 結(jié)論

工藝偏差是必然存在、無可避免的，本文提出的雙向修調(diào)方案應(yīng)用于一款LDO芯片的內(nèi)部基準(zhǔn)中，能夠把工藝偏差帶來的-5%～+7%的輸出誤差改善到±2%以內(nèi)，性能提升明顯。對(duì)比于參考文獻(xiàn)在增加額外通路增加系統(tǒng)功耗的修調(diào)方案，本文的結(jié)構(gòu)利用帶隙基準(zhǔn)自身的支路電流而不會(huì)消耗額外的電流，可以有效抑制工藝造成的正負(fù)偏差，是中低端芯片中廣泛采用的修調(diào)方式，具有較好的應(yīng)用價(jià)值。

參考文獻(xiàn)：

[1]張鵬輝，王己鋼．熔絲類電路的修調(diào)探索[J]．電子與封裝，2010，10(4)：24-27．

[2]高劍．圓片測(cè)試中的熔絲修調(diào)方法研究[J]．電子測(cè)量技術(shù)，2016，39(6)：15-19．

[3] Stefan：Timm A trimmable precision bandgapvoltage reference on 180 nm CMOS[Z] InternationalSemiconductor Conference Dresden- Grenoble (ISCDG)2013：1-4 ．

[4]黃沖，歐健，袁政，等．一種電壓基準(zhǔn)高精度雙向修調(diào)電路的設(shè)計(jì)[J]．電子科技，2013，26(7)：82-84．

[5]曹璐．一種采用數(shù)字修調(diào)技術(shù)的低溫漂帶隙基準(zhǔn)設(shè)計(jì)[J]．電子設(shè)計(jì)工程，2017，25(5)：150-157．