基于FPGA的信號發(fā)生器仿真設計

陳嘉

摘要

在現(xiàn)代電子系統(tǒng)中，信號發(fā)生器作為該系統(tǒng)的重要組成部分之一，信號源得到了廣泛的應用。頻率合成技術就是信號發(fā)生器一個關鍵的技術，利用FPGA開發(fā)平臺，對信號發(fā)生器進行仿真設計，能夠得到提高信號發(fā)生器的靈活性。

【關鍵詞】FPGA 信號發(fā)生器 仿真設計 研究

實現(xiàn)信號發(fā)生器需要多種技術的支持，最簡單的就是搭建模擬信號，但是容易出現(xiàn)頻率不穩(wěn)定，導致信號發(fā)生器無法精準使用。采用DDS技術實現(xiàn)的信號發(fā)生器精準度高，并且頻率也較穩(wěn)定。在DDS平臺中，F(xiàn)PGA就是一個非常實用的技術。本文就基于FPGA平臺對信號發(fā)生器進行仿真設計。

1FPGA

FPGA是信號發(fā)生器的主要控制芯片，是整個系統(tǒng)的核心，在系統(tǒng)中起到決定性的作用，選擇FPGA需要滿足一定的設計條件，比如：

（1）能夠完成PCIE協(xié)議的解析;

（2）使用DDS IP核完成信號發(fā)生器的信號轉換;

（3）有豐富的資源實現(xiàn)數(shù)據的輸出;

（4）具有時鐘管理功能，用于解決時鐘與數(shù)據的同步問題;

（5）具有可擴展高速存儲配件，實現(xiàn)數(shù)據輸出功能。

2 FPGA配置

2.1引腳配置

FPGA的I/O管腳配置如表1所示。在時鐘引腳中，分為全局時鐘與局部時鐘，在本設計方案中，采用的是全局時鐘引腳設計，因為信號發(fā)生器需要為外部提供多個時鐘，采用全局時鐘能夠覆蓋整個FPGA，具有延遲可預測的功能，且時鐘質量優(yōu)良。

除了表1配置的引腳外，I/O引腳的用途還能夠為高速的DAC提供差分數(shù)據的輸入;對寄存器進行操作;為繼電器提供信號;為波形數(shù)據存儲器提供服務等。另外，根據I/O引腳的位置，需要將引腳分配在不同的Bank中，除了特定的Bank之外，還可以對外部的部件進行讀寫操作，將其配置為時鐘，但是需要遵循一定的原則。

2.2 FPGA電路設計

FPGA時鐘需要統(tǒng)一規(guī)劃，通過倍頻得到的時鐘提供給FPGA使用，數(shù)字時鐘對頻率定值有一定的要求，因此需要選擇封裝的有源晶振，電路如圖l所示。

2.1.1 DAC電路設計

DAC芯片是整個模塊的核心，主要的功能就是完成信號的模擬轉換，在選擇DAC芯片時，要考慮分辨率和轉換速度，還要考慮轉換時產生的瞬間毛刺和噪聲因素。

2.1.2定值放大單元電路設計

DAC的輸出電壓是有一定限制的，需要根據幅度的控制來進行方案的分配，輸出端需要在設計的過程中將電路放大，通過輸出的共模電壓引腳調節(jié)信號電壓，在設計時也會出現(xiàn)不同的原因，比如放大差分信號的值，并且不能影響差分信號的直流信息;設置輸出差分信號沒以滿足下級差分器件的輸入要求。差分放大器的指標如表2所示。

噪聲和失調電壓需要進行優(yōu)化設計，電路引入的電壓會影響到信號的質量和精確度，電壓噪聲與電源紋波與傳輸帶的帶寬有密切的聯(lián)系，且失調的電壓與平衡度與期間的溫度相關。電壓噪聲與失調電壓在進行處理是解決的方式不同，電壓噪聲產生的原因主要是因為電源的紋波過大，去耦效果不佳，需要采用優(yōu)良的電源設計和去耦網絡進行解決;失調電壓產生的原因主要是因為溫度過高或者電路不對稱，因此需要采保證機箱風冷，不工作時讓芯片進行休眠，并且采用對稱的電路和芯片才能解決此類失調問題。

2.1.3波形噪聲分析

使用DDS結構時需要進行噪聲因素的考慮，DDS獲取信號相位的方式是相位截斷，信號發(fā)生器進行波形時的相位累加器約為40位，相位截斷僅為14位，相位截斷形成誤差之后會引入雜散，形成噪音。在信號轉換中，數(shù)模轉換時需要采用采樣頻率才能夠完整的保留原始信號中的信息，DDS技術在進行信號采樣與恢復的過程設計時才能夠分析頻率的特性。在實際的情況中，DDS的輸出頻譜較為復雜，會在形成的過程中出現(xiàn)能量不等的譜線，需要從根本上消除原因，遏制雜散頻率，將頻譜的純度進行優(yōu)化。針對DDS的頻譜雜散，需要進行方案的改善與優(yōu)化，以奈奎斯特帶寬作為接線，通過設計濾波性能消除帶外噪聲;在信號頻譜的范圍之內，雜散信號需要進行減少相位截斷引入的噪聲，需要在一定范圍內增大波形查找表的容量信息，并且讓波形存儲器在一定的條件下進行優(yōu)化，采用存儲壓縮技術完成優(yōu)化。在設計電路時需要通過對PCB的布局對電源逐級去耦，將數(shù)字信號與模擬信號相隔離，以減少系統(tǒng)產生的噪音。

3結束語

現(xiàn)代電子技術的核心技術就是FPGA，會根據系統(tǒng)的實際情況進行優(yōu)化與仿真驗證，借助計算機完成相關的設計，借助微電子技術能夠大大的縮短設計的周期，為高速數(shù)字信號處理提供了一個很好的平臺。

參考文獻

[1]楊大偉，楊秀芳，陳劍虹.基于FPGA的DDS多信號發(fā)生器的設計與實現(xiàn)[J].西安理工大學學報，2 01 3，29 （04）： 439-443.

[2]武曉棟，鄭賓，雷竹峰.基于FPGA的信號發(fā)生器的設計[J].機械管理開發(fā)，2011 （06）：191-192.