基于ARM和FPGA架構的高功率T/R組件控制與監測技術

朱慶彬，錢偉寧，饒 卿，李 穎

(中國船舶重工集團公司第七二四研究所，南京 211153)

0 引 言

T/R組件把發射機、接收機、激勵器以及電源等集為一體，是包含微波、低頻、大信號、小信號、數字電路及模擬電路為一體的復雜電子系統。陣列天線中多個T/R組件共同工作，因而對每個T/R組件的工作狀態進行在線實時監測，對于系統的維護、檢修是非常必要的。此外，T/R組件還必須能夠依照整機資源調度及波控系統的相關指令控制移相器對收發通道信號的相位進行控制，以實現陣列天線的波束掃描功能。因此，T/R組件的監測與控制技術是T/R組件不可或缺的重要組成部分。

本文采用基于ARM 處理器和FPGA處理器通過監測總線對陣列天線中多個T/R組件進行故障和狀態收集、監測、記錄和上報，并在組件出現問題時能夠控制電源通斷以保護T/R組件，從而實現T/R組件的智能監控。

1 總體設計

監測與控制模塊采用ARM處理器和FPGA處理器架構，可以對T/R組件進行在線實時監測，實時上報T/R組件的故障和狀態信息，并采取相應的保護措施，避免T/R組件的損壞，可以快速地定位T/R組件中具體元器件的故障，進而快速地解決問題，保障整個系統穩定運行。系統的總體框圖如圖1所示。

2 硬件設計

監測與控制模塊由ARM處理器、FPGA處理器、鐵電存儲器和接口電路組成。

ARM處理器負責組件狀態和故障監測、與分析。FPGA處理器負責控制移相器的移相量和STC衰減量控制的運算。鐵電存儲器對組件的修正系數進行非易失存儲。接口電路負責對外的接口工作。

3 軟件設計

3.1 軟件開發

監測與控制模塊采用ARM處理器和FPGA處理器架構。

3.1.1 ARM開發設計

ARM選用TM4C1294NCPDT，主要負責狀態和故障監測、分析的運算。TM4C1294NCPDT的GPIO 模塊包括15個物理 GPIO 塊，每個塊對應一個單獨的 GPIO 端口(端口 A、B、C、D、E、F、G、H、J、K、L、M、N、P、Q)。GPIO 模塊支持高達90個可編程的輸入/輸出管腳。GPIO可以配置為讀或寫功能。在監測與控制電路中，GPIO可以完成對高低電平的讀取和對開關、故障燈等的通斷控制功能。TM4C1294NCPDT的ADC 模塊具有12位轉換精度，同時還內置一個溫度傳感器、4個帶緩沖的采樣序列無需使用控制器，可以模擬輸入源進行快速采樣。每個采樣序列發生器都可靈活配置其輸入源、觸發事件、中斷的產生、序列發生器的優先級等內容。ADC可以配置為ADC0和ADC1。在監測與控制電路中，ADC可以完成輸入信號的采樣和計算。配置為ADC功能的管腳可以采集所輸入的電平值，如脈沖電流、溫度、激勵功率、輸出功率、反射功率和電壓。由于采樣的路數比較多，采用ADC0和ADC1分時復用的方式。TM4C1294NCPDT的I2C模塊采用一根串行數據線SDA和一根串行時鐘線SCL來提供雙向的數據傳輸。I2C可以配置為I2C0～I2C9，在監測與控制電路中，可以通過I2C總線完成對鐵電存儲器的讀寫操作。TM4C1294NCPDT的CAN是一種用于連接電子控制設備的多主共享型串行總線標準。傳輸速率最高可達1 Mbps位速率。CAN可以配置為CAN0和CAN1，在監測與控制電路中，可以通過CAN總線匯集各個組件的故障和狀態信息和實現對電源模塊的開關控制。TM4C1294NCPDT的UART是一種通用串行數據總線，用于異步通信，可以實現全雙工傳輸和接收。UART可以配置為UART0～UART7，在監測與控制電路中可以通過UART實現相位初始修正碼的輸入和ARM與FPGA數據的交互。TM4C1294NCPDT的以太網控制器由一個完全集成的媒體訪問控制器和網絡物理接口器件組成。以太網控制器遵循IEEE 802.3規范，完全支持10BASE-T和100BASE-TX標準。在監測與控制電路中，可以通過以太網將T/R組件的故障和狀態信息傳送到后端上位機。

3.1.2 FPGA開發設計

FPGA選用XC6SLX9-2CSG324I，主要負責解析脈寬周期信號、波束控制和STC控制的運算。XC6SLX9-2CSG324I通過解析脈寬周期信號，計算脈沖寬度、周期和占空比，過脈寬或過占空比時采取相應的保護措施以避免T/R組件的損壞。XC6SLX9-2CSG324I通過解析串行移相控制報文來實現對移相器的控制，從而實現波束控制功能。XC6SLX9-2CSG324I通過解析串行衰減控制報文來實現對衰減器的控制，從而實現STC控制功能。

3.2 算法設計

3.2.1 ARM算法設計

ARM主要負責組件狀態和故障監測與分析。ARM能夠將經過測量組件得到的幅相誤差系數存入鐵電存儲器中。組件開機工作后將鐵電存儲器中修正系數發送給FPGA。

ARM從外部讀入6位組件槽位信息，根據該信息動態生成自己的IP地址，以實現組件的互換性能。同時，對T/R組件的脈沖電流、溫度、激勵功率、輸出功率、反射功率和電壓等信號進行采樣與量化，并對指定的狀態監測信號數據進行門限判斷，一旦超過門限則判斷為故障，點亮故障指示燈，進行相應的保護操作，實時地上報T/R組件的狀態和故障信息，并鎖存故障時的狀態。

3.2.2 FPGA算法設計

FPGA處理器負責波束控制和STC衰減控制的運算。波束控制時，FPGA接收ARM發送的相位初始修正碼，并接收外部485總線送入的串行移相控制報文。報文包含移相碼A 、移相碼B、頻率碼和使能等信號。將解析出的移相碼與對應頻率的相位初始修正碼進行減法運算，將得到的移相器控制信號進行串轉并運算，并按時序要求依次將移相器控制信號A及移相器控制信號B輸出至移相器相應的控制端，從而完成波束控制功能。STC控制時，FPGA解析出衰減控制報文里的STC曲線數據并存在內部寄存器中。STC曲線數據為128階6位幅度控制碼。當STC選取碼發生變更時，以脈寬周期觸發信號的下降沿為起始時刻，按3 μs的間隔依次將128階幅度控制信號輸出至數控衰減器控制端，從而完成STC控制功能。

系統的算法處理流程如圖2所示。

4 結束語

本文分析了基于ARM處理器和FPGA處理器對組件實時智能監控技術的設計方法，并完成了拷機試驗。實際的使用結果表明，ARM處理器能夠實時地進行對組件故障狀態監測收集、控制、存儲和上報，方便故障定位和維修，同時FPGA能夠快速地對組件進行移相與衰減計算與控制，兩者的互補使用很好地滿足了T/R組件的工作要求。

參考文獻：

[1] 周根林.嵌入式系統原理與應用[M].南京：南京大學出版社，2006：93-97.

[2] 倪一鳴.基于uC/OS-Ⅱ的網絡控制系統通訊接口設計[J].兵工自動化，2003，22(3)：55-57.

[3] 史久根，張培仁，陳真勇.CAN現場總線系統設計技術[M].北京：國防工業出版社，2004:26-57.

[4] 寧杰城，王春，周新志.ARM內核上的uC/OS-II嵌入式系統的移植[J].中國測試技術，2005，31(2)：65-66.