一種高效的熔絲并行修調方案

吳熙文

（中國電子科技集團公司第五十八研究所，江蘇無錫 214035）

1 引言

熔絲是集成電路生產中所使用的一項重要技術。在圓片測試時，通過熔絲技術可以根據每顆電路的實際基準值將其在一定范圍內進行修調，即按照實測值與設計要求的目標值的差異熔斷所需的熔絲，使出廠電路的基準值更加接近設計要求的目標值，一致性更好。隨著熔絲技術在電路設計中的應用普及，當前產品對于參數精度的要求越來越高，需要修調的鋁條數目也越來越多。電源類芯片的鋁條數通常設計有10段以上，尤其在多工位測試越來越普遍的情況下，熔絲修調的時間成倍增長，傳統的串行修調方案中熔絲修調時間通常會占總測試時間（總測試時間包括參數測試時間、熔絲修調時間和探針臺走步時間）的50%以上。因此，優化熔絲修調時間可大幅提升測試效率，節約生產成本。

2 并行修調方案的原理與效率提升

2.1 串行修調方案

傳統的修調方案一般采取串行逐段修調，即按照工位數逐工位逐段熔斷需要修調的熔絲段。假設某產品參數測試時間為500 ms，探針臺走步時間為500 ms，共設計有20段對地熔絲，修調每段熔絲的時間為30 ms。因為每顆電路的實際基準值不同，所以所需修調的熔絲段也不同，假設平均每顆電路有10段不同的熔絲需要熔斷，那么8工位測試時需要的總熔絲修調時間就已經達到2400 ms，占用了測試總時間的70%。按照此方案計算，8工位測試平均每顆電路的總測試時間為（500+2400+500）/8=425 ms，而單工位測試的總測試時間為1300 ms，8工位測試僅提升了3倍左右的測試效率，多工位測試所帶來的效率提升被大幅減小了。……