電路諧振分析及去耦優化

太原航空儀表有限公司 邢榮峰 陳文鋆

芯片只有在穩定的工作電壓下才能正常工作。當PCB的電源/地平面發生諧振時，會引發電源軌道塌陷噪聲，進而引起信號線的噪聲耦合，并通過未端接處輻射電磁波，加劇PCB的邊緣效應：反射和電磁輻射，從而加大EMI[1]。通過諧振分析，可以及早地分析發現PCB的諧振點，并針對諧振問題進行優化。

1 諧振及去耦

當電路的工作頻率較高時，由于存在分布寄生參數，電源/地平面可以看做是一個諧振腔。電源/地平面之間的噪聲傳播至PCB邊緣時，一部分會發生輻射，一部分會被反射，形成了PCB的諧振現象。當信號的回流路徑經過諧振點時，諧振噪聲會與信號發生耦合，使信號質量變差，引起系統性能的劣化。

在PCB上添加去耦電容是優化其諧振特性的主要方法。從儲能的角度來說，去耦電容的存在使負載消耗的能量得到快速補充，保證了負載兩端電壓的穩定；從阻抗的角度來說，對于變化的瞬態電流，去耦電容表現出低阻抗特性，從而降低了電源/地平面之間的阻抗[2]。根據電容的諧振原理，選擇自諧振頻率與PCB諧振頻率相近的去耦電容進行去耦。電容的容值與其諧振頻率的關系為：

式中，C表示電容的容值，單位F；f表示其諧振頻率，單位Hz；L表示電容的電感，單位H。另外，電容的安裝過孔也會引入額外的電感，相當于增大了電容的寄生電感，因此在計算電容容值時，將電容自身的寄生電感與安裝電感之和作為電容的電感來計算。安裝電感計算公式為：

式中，LPCB表示安裝電感，單位為pH；h為過孔長度，s為兩過孔的中心距，d為過孔直徑，單位均為mil。

對于高速電路設計，Multi-Pole是最常見的去耦電容網絡設計方法。常用的兩種實現方式：One per decade和Three per decade，這兩種方法類似，區別就在于容值的間距大小，前者是在每個十倍程容值范圍內選取一種電容值，而后者是在十倍程容值范圍內選擇三種不同的電容值[3]。

2 實例分析及優化

文中待優化的對象是一個LVDS驅動/接收PCB電路，諧振分析采用的軟件是ANSYS SIwave。

2.1 諧振分析

把PCB導入SIwave后，分析50MHz～1GHz內的前六階諧振頻率。圖1為仿真得到的6個諧振頻點值，圖2為第五個諧振點頻率65.23MHz的電壓分布。

圖1 諧振頻點值

圖2 65.23MHz的電壓分布

2.2 去耦優化

去耦電容選擇0805封裝，它自身的寄生電感為0.6nH。安裝過孔的直徑為12mil；過孔長度17.3mil；過孔的中心距近似認為等于0805封裝的長度，約79mil。去耦電容的放置采用One per decade方式。去耦電容的容值選擇要綜合考慮計算得到的容值和實際的標稱容值。各頻點出的去耦電容選擇如表1所示。圖3為第五個諧振點頻率優化后的電壓分布。

表1 去耦電容選擇

圖3 優化后的電壓分布

由圖3可以看出，添加去耦電容優化后，該電路的諧振現象得到了抑制，與預期相符。

3 結束語

本文在介紹諧振原理和去耦電容的基礎上，利用SIwave軟件針對LVDS驅動/接收PCB電路進行了諧振分析并對諧振結果進行了優化，優化后諧振得到了抑制。

[1]房麗麗.ANSYS信號完整性分析與仿真實例[M].北京：中國水利出版社,2013.

[2]Bogatin,E.李玉山,等譯.信號完整性與電源完整性分析[M].北京：電子工業出版社(第2版),2015.

[3]周潤景,姜攀.基于ANSYS的信號和電源完整性設計與分析[M].北京：電子工業出版社,2017.