基于Linux操作系統(tǒng)下TDC電路的數(shù)據(jù)處理研究

余 進(jìn)，趙建軍，劉 立，趙 恩

（昆明理工大學(xué)理學(xué)院，云南 昆明 650500）

0 引言

隨著信息技術(shù)的發(fā)展，時間精度越來越高，衛(wèi)星通信、車載設(shè)備、無線傳感網(wǎng)絡(luò)的不斷發(fā)展，對于時間的精度越來越高。脈沖星因具有很好的穩(wěn)定性，其發(fā)射的X射線信號可以作為天然信標(biāo)，引導(dǎo)航天器等在宇宙中的自由航行。時間測量電路是 X射線脈沖星導(dǎo)航的重要組成部分，通過采集到的 X射線脈沖作為觸發(fā)信號獲取此時刻的時間，該時間精度達(dá)到皮秒級。

本文的數(shù)據(jù)處理電路是基于中國科學(xué)院西安光機(jī)所的X射線脈沖星導(dǎo)航的合作項目，最后的測試階段均在西安光機(jī)所完成。時間測量電路是X射線脈沖星導(dǎo)航后端電路的重要部分，前端電路由西安光機(jī)所研發(fā)?，F(xiàn)階段的所有研究全是基于地面模擬系統(tǒng)上進(jìn)行的。本文的基于Linux系統(tǒng)下的TDC電路的數(shù)據(jù)處理對于細(xì)時間的精度具有較好的效果，有一定的創(chuàng)新性。

1 系統(tǒng)簡介

時間數(shù)字轉(zhuǎn)換技術(shù)，又稱時間數(shù)字轉(zhuǎn)換器（Time-to-Digital Converters，簡稱 TDC）技術(shù)，TDC技術(shù)廣泛的應(yīng)用于時頻測量、航空航天、衛(wèi)星導(dǎo)航、雷達(dá)定位、激光測距、核物理和粒子物理探測等領(lǐng)域，并且這些領(lǐng)域的先進(jìn)水平與時間間隔測量的精度密切相關(guān)。我國對脈沖星的研究滯后于國外，在早期的研究，國內(nèi)團(tuán)隊主要集中于對脈沖星的計時觀測，國家對該領(lǐng)域的投入很大，也取得了一些矚目的成就，在X射線探測成果卓著[1-3]。X射線脈沖星導(dǎo)航系統(tǒng)國內(nèi)外都還處于地面模擬階段，并沒有真正的應(yīng)用于航天測試階段。中科院有一整套的地面模擬系統(tǒng)，本文的研究是在中科院西光所的地面模擬系統(tǒng)下對BO531CRAB星座的X射線仿真源模擬上進(jìn)行的。ZedBoard開發(fā)板是近年Xilinx公司推出的產(chǎn)品。該開發(fā)板采用Xilinx 7系列芯片，等級速度為-1。ZedBoard具有2個ARM-9的硬核,用戶可以單獨(dú)對 FPGA 進(jìn)行設(shè)計，也可以與 ARM進(jìn)行協(xié)同設(shè)計[4]。本文的硬件電路基礎(chǔ)為 Xilinx公司的Zynq-7000系列的ZedBoard開發(fā)板，此開發(fā)板集成了FPGA和ARM-9兩種技術(shù)，使得設(shè)計系統(tǒng)可以利用FPGA技術(shù)實(shí)現(xiàn)TDC硬件電路對數(shù)據(jù)高精度的采集。在嵌入式 Linux系統(tǒng)的控制下，以中斷的方式通過AXI總線進(jìn)行可靠的數(shù)據(jù)傳輸，利用硬件實(shí)現(xiàn)歷元疊加和數(shù)據(jù)的整合，從而實(shí)現(xiàn)對TOA數(shù)據(jù)的計算。其原理設(shè)計如圖1所示。

圖1 X 射線拼接探測時間測量電路構(gòu)成Fig.1 X-ray splice detection time measurement circuit composition

2 基于SOPC的嵌入式Linux系統(tǒng)

基于SOPC技術(shù)的嵌入式系統(tǒng)設(shè)計方案主要有兩種：一種是基于FPGA的嵌入式硬核微處理器方案；另一種是基于FPGA的嵌入式軟核微處理器方案[5]。用戶在使用軟核處理器時，可以根據(jù)系統(tǒng)設(shè)計的具體要求，對軟核處理器的外圍設(shè)備進(jìn)行搭建，使整個嵌入式系統(tǒng)在硬件結(jié)構(gòu)、功能、資源等使用方面符合設(shè)計要求。軟核 IP大部分由 FPGA公司自行開發(fā)與設(shè)計，軟核具有的特點(diǎn)是靈活性高、可移植性強(qiáng)、允許用戶自行配置。但是軟核IP又存在不足，軟核沒有硬核性能穩(wěn)定，處理速度比硬核慢，模塊的預(yù)測性較低。基于FPGA的嵌入硬核IP的微處理方案，利用IP核植入技術(shù)在FPGA中預(yù)先植入嵌入式硬核處理器。通過FPGA芯片中的邏輯資源和嵌入式開發(fā)工具提供的外圍設(shè)備IP軟核，構(gòu)建以硬核處理器為系統(tǒng)核心的片內(nèi)外設(shè)和接口。硬核處理器構(gòu)建的嵌入式系統(tǒng)具有很強(qiáng)的數(shù)據(jù)處理能力，且硬核處理器本身并不占用FPGA資源。利用嵌入硬核處理器的FPGA器件構(gòu)建的嵌入式SOPC系統(tǒng)具有較強(qiáng)的穩(wěn)定性和更快的處理能力，彌補(bǔ)了軟核微處理在穩(wěn)定性和處理速度的不足。利用Xilinx公司的Virtex-II Pro系列的FPGA芯片中植入的ARM-9雙硬核微處理器，一方面可以利用可編程器件FPGA其在硬件電路上設(shè)計方便的強(qiáng)大優(yōu)勢，另一方面可以充分利用微處理器在數(shù)據(jù)處理方面靈活的特點(diǎn)，使得嵌入式系統(tǒng)設(shè)計在數(shù)據(jù)采集與處理部分可以實(shí)現(xiàn)高效的SOPC系統(tǒng)，系統(tǒng)框架如圖2所示。

圖2 嵌入式系統(tǒng)設(shè)計框架Fig.2 Embedded system design framework

Linux操作系統(tǒng)的移植目的是可以在 ZedBoard開發(fā)板ARM處理器上運(yùn)行Linux操作系統(tǒng)。Linux系統(tǒng)移植可以分為以下過程:

①為了實(shí)現(xiàn)跨平臺的編譯環(huán)境搭建，需要安裝針對 ARM 的交叉編譯工具鏈。所謂交叉編譯工具鏈就是基于不同的硬件平臺需要不同的編譯工具集[6]。

②通過交叉編譯工具鏈編譯Linux內(nèi)核，同時可以對內(nèi)核進(jìn)行裁剪達(dá)到節(jié)省資源的目的。

③制作引導(dǎo)內(nèi)核的U-Boot啟動文件。

④建立Linux系統(tǒng)下完整的文件系統(tǒng)。

⑤建立device tree來管理系統(tǒng)硬件資源。

3 硬件系統(tǒng)的搭建

采用Xilinx公司的Design Tools開發(fā)套件來進(jìn)行硬件系統(tǒng)的搭建，目的是實(shí)現(xiàn)TDC硬件電路模塊和ARM的通信。兩者之間通信的橋梁是AXI總線，AXI總線是ARM處理器的總線結(jié)構(gòu)，AXI總線結(jié)構(gòu)如圖3。AXI總線采用的是FPGA技術(shù)，可以利用網(wǎng)表、例化等方式實(shí)現(xiàn)TDC在總線上的掛載。添加三個寄存器實(shí)現(xiàn)對TDC電路的控制和讀取數(shù)據(jù)操作。

圖3 ARM 處理器的AXI總線結(jié)構(gòu)Fig.3 AXI bus architecture of ARM processor

對時間測量還需要解決垮時鐘域的問題。一般同步不同時鐘域間的數(shù)據(jù)傳輸有兩種方法：一是在不同時鐘域之間采用握手機(jī)制，二是異步FIFO[7]。本文是采用第二種方法，加入了 FIFO緩存單元實(shí)現(xiàn)傳輸速率的匹配。利用 FPGA技術(shù)設(shè)計的 FIFO數(shù)據(jù)的存入設(shè)計狀態(tài)圖如圖4所示。

圖4 FIFO 數(shù)據(jù)的存入設(shè)計狀態(tài)圖Fig.4 Storage design state diagram of FIFO data

（1）ini狀態(tài)：TDC電路模塊初始化以及系統(tǒng)復(fù)位。

（2）S1狀態(tài)：TDC數(shù)據(jù)輸出端口dout數(shù)據(jù)鎖存，等待操作系統(tǒng)對端口的數(shù)據(jù)進(jìn)行讀取。

（3）S2狀態(tài)：操作系統(tǒng)讀取一次TDC輸出端口的數(shù)據(jù)結(jié)束狀態(tài)。

當(dāng)操作系統(tǒng)通過AXI總線讀取一次 TDC的測量結(jié)果結(jié)束時，S2狀態(tài)機(jī)進(jìn)入復(fù)位狀態(tài)或者進(jìn)入S1狀態(tài)。TDC電路模塊通過 TDC控制器中的狀態(tài)機(jī)S1狀態(tài)與S2狀態(tài)的交替執(zhí)行，實(shí)現(xiàn)了操作系統(tǒng)對TDC測量結(jié)果的正確讀取。

4 數(shù)據(jù)采集模塊TDC的設(shè)計

對于時間的測量是高能物理實(shí)驗中的一個重要測量參數(shù)。目前，對于時間測量的方法主要有兩種：一是采用專用的時間測量芯片（ASIC TDC）；二是采用基于FPGA的時間數(shù)字轉(zhuǎn)換電路。專用的時間測量芯片大多都是針對具體的應(yīng)用而開發(fā)的，對于設(shè)計的靈活性，普遍性存在一定的不足[8]。本文采用FPGA技術(shù)利用Xilinx公司的Zynq-700系列芯片XC7Z020，封裝為 CLG484，設(shè)計時間測量電路TDC。TDC電路的設(shè)計分為粗時間和細(xì)時間相結(jié)合的測量方法，秒以上的時間計數(shù)為粗時間計數(shù)，秒以下的時間計數(shù)為細(xì)時間計數(shù)。粗時間采用對主頻的計數(shù)的方法，為秒、分、時、日，月、年計數(shù)，如表1所示。在主頻以下的細(xì)時間部分分為兩部分來計量，一部分通過倍頻技術(shù)進(jìn)行精度納秒級的計數(shù)，另一部分通過延遲78 ps的IODELAY延遲單元模塊（如圖6）進(jìn)行精度皮秒級的計數(shù)。同時TDC電路的設(shè)計采用格雷碼計數(shù)的方式。使得該時間測量電路系統(tǒng)的設(shè)計具有精度高，成本低，應(yīng)用領(lǐng)域廣泛等特點(diǎn)。為了保持計數(shù)同步，需要設(shè)計有記憶功能的寄存器傳輸級(RTL)電路，其電路圖如圖5所示。數(shù)據(jù)采集模塊TDC的設(shè)計有如下三個部分。

表1 TDC 電路的數(shù)據(jù)格式表Tab.1 Data format table of TDC circuit

圖5 TDC 電路的RTL圖Fig.5 RTL diagram of TDC circuit

4.1 IODELA Y的設(shè)計

延遲78 ps的設(shè)計：

module ABC ( clk200,d0 )；

input clk200；

output d0；

IDELAY #(

.IOBDELAY_TYPE("FIXED"), // "FIXED" or"VARIABLE"

.IOBDELAY_VALUE(1) // Any value from 0 to 31 //0為主頻同步不延遲，1為最小的時鐘延遲：78 ps

以此可以計算出1 s時的延遲參數(shù)為：1000/78=12，為 1000 MHz，XC7Z020芯片的最大的數(shù)值為31個，具體可以在綜合仿真布線之后的FPGA Editor查看器件布局布線。但不能超過開發(fā)板的最大頻率。

圖6 IODELA Y延遲單元模塊Fig.6 IODELAY delay unit module

4.2 倍頻的設(shè)計

將主頻50 MHz主頻時鐘通過倍頻技術(shù)提高到500 MHz，精度達(dá)到2 ns，倍頻采用Clocking Wizard 3.5的IP核，Input Jitter設(shè)置為0。當(dāng)2 ns的時鐘周期記數(shù)到 1 s時，作為粗時間的時鐘計數(shù)單元。而2ns到1 s的計數(shù)方式采用格雷碼計數(shù)。

4.3 格雷碼計數(shù)

格雷碼是一種無權(quán)碼，其編碼特點(diǎn)是任意兩相鄰代碼間只有一位數(shù)碼不同，這對代碼的轉(zhuǎn)換和傳輸很有利，因為它大大減少由一個狀態(tài)到下一個狀態(tài)時電路中的模糊狀態(tài)，提高了電路的抗干擾能力，所以格雷碼是一種錯誤最小化的編碼。格雷碼計數(shù)一類是用于定時，另一類是用來計數(shù)，用在脈沖沿的計數(shù)或地址的判斷，如判斷 FIFO傳輸來的數(shù)據(jù)量是否足夠或者 FIFO的讀/寫地址是否已經(jīng)達(dá)到滿狀態(tài)，來決定下一步動作[9-10]。采用格雷碼計數(shù)運(yùn)用在模塊狀態(tài)機(jī)的方案設(shè)計上設(shè)計方案，可以很好的減小誤差，達(dá)到錯誤最小化。

5 數(shù)據(jù)處理部分硬件電路模塊

由于脈沖星周期的極端穩(wěn)定性，脈沖星可作為一個天然時鐘[11]。數(shù)據(jù)采集前端TDC模塊對于脈沖星 X射線采集的數(shù)據(jù)需要經(jīng)過大量的光子數(shù)據(jù)累計，才能還原出脈沖星的脈沖輪廓。對脈沖輪廓還原一般方法是利用軟件實(shí)現(xiàn)，可將數(shù)據(jù)傳入上位機(jī)利用 MATLAB來實(shí)現(xiàn)[12]。但此種方法造成了資源浪費(fèi)且無法做到小型化實(shí)時性，更無法用于航天器。在此基礎(chǔ)之上提出，開發(fā) Linux操作系統(tǒng)下的應(yīng)用程序來處理TDC的數(shù)據(jù)，此方法提高了系統(tǒng)應(yīng)用的靈活性節(jié)能性可以做到設(shè)備處理數(shù)據(jù)的小型化實(shí)時化，但考慮到數(shù)據(jù)處理效率的問題之后，得出了一種更加優(yōu)化的設(shè)計方法，對于數(shù)據(jù)處理的方式采用硬件電路實(shí)現(xiàn)的方法。將此硬件系統(tǒng)掛載到 Linux系統(tǒng)下，通過Linux的控制，將TDC電路模塊的數(shù)據(jù)傳到數(shù)據(jù)處理模塊，對數(shù)據(jù)進(jìn)行歷元疊加，經(jīng)過歷元疊加后得到的數(shù)據(jù)（TOA），以提供給后端模塊進(jìn)行導(dǎo)航。

6 結(jié)語

本文基于X射線拼接探測時間測量電路的研制課題背景，針對TDC電路的測量提出了基于Linux系統(tǒng)下任意格式的數(shù)據(jù)處理與文件生成。此設(shè)計提高了時間測量的實(shí)時性以及設(shè)備的小型化，在航空航天、衛(wèi)星導(dǎo)航、工業(yè)控制、智能家居、環(huán)境監(jiān)測等領(lǐng)域具有很好的應(yīng)用前景和實(shí)用價值。

[1] 張敏. 皮秒分辨率的FPGA-TDC技術(shù)研究[D]. 西安: 西安電子科技大學(xué), 2013.

[2] 侯天蕊. 脈沖星信號特征識別與處理[D]. 哈爾濱: 哈爾濱工業(yè)大學(xué), 2014.

[3] 趙恩. 基于ZedBoard開發(fā)板的Linux OS下的X射線高精度TDC系統(tǒng)的研究[D]. 昆明: 昆明理工大學(xué), 2017.

[4] 陸佳華, 潘祖龍, 彭競宇, 等. 嵌入式系統(tǒng)軟硬件協(xié)同設(shè)計實(shí)戰(zhàn)指南[M]. 北京: 機(jī)械工業(yè)出版社, 2014. 27-37.

[5] 王偉. 基于FPGA的SOPC嵌入式系統(tǒng)設(shè)計[J]. 淮北職業(yè)技術(shù)學(xué)院學(xué)報, 2013, 12(1): 137-138.

[6] 唐海峰. 基于FPGA的時間測量電路的研究[D]. 昆明: 昆明理工大學(xué), 2016.

[7] 于海, 樊曉椏. 基于FPGA異步FIFO的研究與實(shí)現(xiàn)[J]. 微電子學(xué)與計算機(jī), 2007, 24(3): 210-216.

[8] 趙恩, 趙建軍, 高霞芳, 等. 時間測量電路系統(tǒng)的設(shè)計[J].新技術(shù)新工藝, 2016, 9: 11-13.

[9] 葉衛(wèi)東, 謝建華. 格雷碼計數(shù)器的低功耗分析與設(shè)計[J].兵工自動化, 2006, 25(4): 64-66.

[10] 李莉. 基于FPGA的多位格雷碼計數(shù)器[J]. 科學(xué)技術(shù)與工程, 2009, 9(23): 7158-7161.

[11] 劉琳. 脈沖星的積分輪廓的高斯擬合及譜指數(shù)的研究[D].重慶: 西南大學(xué), 2011.

[12] 吳亞平, 趙建軍, 吳光敏, 等. X射線脈沖星導(dǎo)航硬件脈沖輪廓累積研究[J]. 航空學(xué)報, 2016, 37(2): 662-668.