一種小型化星載模擬發(fā)射機(jī)的設(shè)計(jì)*

王國(guó)東，方 軼，李春萍，陳 龍，高 磊

（上海航天電子技術(shù)研究所，上海 201109）

0 引 言

近年來(lái)，高速率、多樣化、大容量成為衛(wèi)星數(shù)傳的主流方向。它將計(jì)算機(jī)技術(shù)和衛(wèi)星通信技術(shù)有機(jī)融合在一起，為用戶(hù)提供了更加豐富和全球化的數(shù)據(jù)服務(wù)[1]。此背景下，衛(wèi)星高速數(shù)據(jù)編碼、調(diào)制、高增益星上天線、大口徑地面接收等技術(shù)迅速發(fā)展。但是，對(duì)于一些特殊的衛(wèi)星數(shù)據(jù)用戶(hù)，如接收終端小型化、機(jī)動(dòng)性強(qiáng)、數(shù)據(jù)速率和容量相對(duì)較小、安全性要求高、要求硬件體積小和成本低，不能影響正常的衛(wèi)星測(cè)控功能等，傳統(tǒng)的衛(wèi)星數(shù)傳設(shè)備不能滿(mǎn)足需求。本文以體積小、重量輕、成本低以及性能高為設(shè)計(jì)目標(biāo)，模擬衛(wèi)星廣播分發(fā)的功能，研制了一臺(tái)模擬星載發(fā)射機(jī)。這臺(tái)模擬發(fā)射機(jī)通過(guò)室內(nèi)有線聯(lián)調(diào)試驗(yàn)、室外無(wú)線聯(lián)調(diào)試驗(yàn)以及高塔試驗(yàn)的靜態(tài)與動(dòng)態(tài)試驗(yàn)，實(shí)測(cè)指標(biāo)和優(yōu)點(diǎn)均符合設(shè)計(jì)預(yù)期。

1 概 述

模擬星載發(fā)射機(jī)綜合運(yùn)用射頻集成電路和數(shù)字集成電路技術(shù)，采用擴(kuò)頻通信體制結(jié)合CCSDS（空間數(shù)據(jù)系統(tǒng)咨詢(xún)委員會(huì)）標(biāo)準(zhǔn)下信道編碼的方法，保證下行鏈路的高可靠性、強(qiáng)抗干擾性、高隱秘性和低誤碼率。模擬星載發(fā)射機(jī)中生成有效的信息數(shù)據(jù)，然后對(duì)數(shù)據(jù)進(jìn)行組幀、信道編碼、加擾和擴(kuò)頻調(diào)制，并加入多普勒頻偏模擬后下發(fā)給接收終端。其中，信道編碼是包含交織碼、RS編碼和卷積編碼的級(jí)聯(lián)碼，以提高糾錯(cuò)能力。無(wú)線通信中存在多普勒效應(yīng)，會(huì)導(dǎo)致載波頻率的偏移[2]。而衛(wèi)星與接收終端的通信中，兩者快速的相對(duì)運(yùn)動(dòng)會(huì)導(dǎo)致接收信號(hào)產(chǎn)生較大頻偏，又由于載波頻率在S頻段，多普勒影響更大。因此，模擬下行鏈路時(shí)加入了多普勒頻偏模擬。

2 硬件實(shí)現(xiàn)方案

模擬星載發(fā)射機(jī)包括了射頻電路和數(shù)字中頻處理電路，由一塊二次電源模塊供電，如圖1所示。通過(guò)調(diào)研分析，射頻電路的方案中使用了ADI公司的AD9364作為集成芯片。AD9364集成了放大器、上變頻、濾波器、頻綜和DA等功能模塊，功能十分強(qiáng)大，且可以進(jìn)行參數(shù)配置，非常靈活；體積小，僅為10 mm×10 mm×1.7 mm，符合模擬星載發(fā)射機(jī)設(shè)計(jì)體積小的要求[3]。該芯片各指標(biāo)均能夠滿(mǎn)足本模擬星載發(fā)射機(jī)的性能要求。射頻電路主要完成上變頻、濾波、DAC及功率放大的功能。

圖1 星載模擬發(fā)射機(jī)電路組成

數(shù)字中頻處理電路由FPGA、FLASH、時(shí)鐘晶振、線性穩(wěn)壓器和阻容件組成。FPGA實(shí)現(xiàn)數(shù)據(jù)處理發(fā)送功能包括生成目標(biāo)位置信息，然后對(duì)數(shù)據(jù)進(jìn)行組幀、信道編碼、加擾、擴(kuò)頻調(diào)制以及多普勒頻偏模擬功能；FLASH存儲(chǔ)FPGA的配置文件；時(shí)鐘晶振為FPGA提供工作時(shí)鐘；線性穩(wěn)壓器提供FPGA、FLASH和時(shí)鐘晶振所需的工作電壓。

生產(chǎn)星載模擬發(fā)射機(jī)時(shí)，運(yùn)用微組裝、MEMS和裸芯片等新工藝、新技術(shù)進(jìn)行集成設(shè)計(jì)以縮小體積，外殼采用鋁進(jìn)一步減輕了發(fā)射機(jī)的重量，且散熱性好。

3 數(shù)據(jù)流處理過(guò)程

星載模擬發(fā)射機(jī)完整的數(shù)據(jù)處理過(guò)程為：上電后，固化在IP核ROM中的有效信息會(huì)依次送出到組幀模塊組幀并完成組幀，然后數(shù)據(jù)依次進(jìn)入RS編碼模塊、加擾模塊和卷積模塊，編碼后輸出的數(shù)據(jù)再進(jìn)行擴(kuò)頻調(diào)制和多普勒頻偏模擬后輸出給后端設(shè)備。整個(gè)數(shù)據(jù)流的處理過(guò)程，如圖2所示。

圖2 星載模擬發(fā)射機(jī)的信道編碼流程

3.1 幀格式設(shè)計(jì)方案

星載模擬發(fā)射機(jī)數(shù)據(jù)幀格式選擇CCSDS標(biāo)準(zhǔn)中的物理信道訪問(wèn)單元（Channel Access Data Unit，CADU）格式[4]，如圖3所示。有效信息數(shù)據(jù)放在位流協(xié)議數(shù)據(jù)單元（Bitstream Protocol Data Unit）中，有256位，其他均為填充位。32位幀頭SYNC不進(jìn)行交織和RS編碼，也不加擾。

圖3 星載模擬發(fā)射機(jī)數(shù)據(jù)幀格式

3.2 信道編碼方案

星載模擬發(fā)射機(jī)的信道編碼方案是符合CCSDS標(biāo)準(zhǔn)的級(jí)聯(lián)碼編碼方案。外碼采用糾突發(fā)錯(cuò)誤能力很強(qiáng)的RS編碼，內(nèi)碼采用糾隨機(jī)錯(cuò)誤能力很強(qiáng)的卷積碼[5]，而交織器用于分散可能突發(fā)的編碼錯(cuò)誤，進(jìn)一步提升級(jí)聯(lián)碼的糾錯(cuò)能力。交織與RS編碼具體實(shí)現(xiàn)如圖4所示，輸入數(shù)據(jù)以8 bit為單位，依次通過(guò)編碼器1、編碼器2到編碼器I，輸出也依次從編碼器1、編碼器2到編碼器I取出8 bit編碼后的數(shù)據(jù)。本文采用的級(jí)聯(lián)碼技術(shù)指標(biāo)如表1所示。

圖4 交織深度為I的RS編碼

表1 級(jí)聯(lián)碼技術(shù)指標(biāo)

4 多普勒頻偏模擬方案

4.1 多普勒模擬設(shè)計(jì)需求

本文設(shè)計(jì)的多普勒頻偏模擬掃描形式有正弦波和三角波變化，如圖5、圖6所示，具體指標(biāo)如表2所示。星載模擬發(fā)射機(jī)具備切換多普勒模擬掃描形式的能力，可以隨時(shí)通過(guò)多普勒控制端切換為無(wú)多普勒模擬模式、正弦波多普勒模擬以及三角波多普勒模擬。

圖5 正弦波規(guī)律變化的多普勒

圖6 三角波規(guī)律變化的多普勒

表2 多普勒頻偏模擬技術(shù)指標(biāo)

4.2 多普勒模擬原理

信號(hào)傳播過(guò)程同時(shí)存在偽碼多普勒和載波多普勒，且偽碼多普勒、載波多普勒與偽碼速率、載波頻率成比例關(guān)系：

基于芯片AD9364的星載模擬發(fā)射機(jī)擴(kuò)頻調(diào)制流程，如圖7所示。FPGA內(nèi)部通過(guò)映射以匹配AD9364的輸入要求。FPGA與專(zhuān)用調(diào)制芯片的接口包括兩路的數(shù)據(jù)接口，原始設(shè)計(jì)將偽碼擴(kuò)頻后的數(shù)據(jù)流進(jìn)行映射輸出，針對(duì)載波多普勒模擬的需求，通過(guò)在FPGA內(nèi)部進(jìn)行數(shù)字調(diào)制，再通過(guò)專(zhuān)用調(diào)制芯片進(jìn)行載波調(diào)制來(lái)實(shí)現(xiàn)。

圖7 星載模擬發(fā)射機(jī)多普勒模擬的方法

原擴(kuò)頻調(diào)制形式為[6]：

模擬載波多普勒即在原有信號(hào)上加上對(duì)應(yīng)多普勒的相位旋轉(zhuǎn)，即：

在FPGA產(chǎn)生對(duì)應(yīng)多普勒相位的正余弦值，并在擴(kuò)頻調(diào)制信后端加上乘法及加法處理，以完成相位旋轉(zhuǎn)。上述分析是針對(duì)IQ正交調(diào)制，對(duì)于單路下行數(shù)據(jù)，只需乘以一個(gè)余弦量即可實(shí)現(xiàn)單路的載波多普勒模擬。

4.3 實(shí)現(xiàn)方案

下面以正弦波多普勒模擬的掃描形式為例。圖8中，G為多普勒變化范圍控制字，為多普勒變化范圍：

取最大值75 kHz，fclk為工作時(shí)鐘，取60 MHz；N=32為精度控制字。根據(jù)式（4），可算出G為5368709，16進(jìn)制數(shù)為“51EB85”。

對(duì)式（4）微分，可得多普勒變化率f˙：

此時(shí)N=48可以獲得更高的精度，得出Y信號(hào)的頻率控制字0f應(yīng)為50976，16進(jìn)制數(shù)為“C720”。根據(jù)計(jì)算的載波多普勒計(jì)算偽碼多普勒，調(diào)整偽碼生成時(shí)鐘，以模擬偽碼多普勒。

按照上述方案編寫(xiě)FPGA程序，仿真輸出如圖9所示。圖9中，多普勒頻偏模擬的掃描形式為正弦波模式。將輸出的數(shù)據(jù)存入文本文件，并設(shè)計(jì)對(duì)輸出的數(shù)據(jù)解擴(kuò)、解多普勒以及解碼的matlab程序，解碼結(jié)果與編碼前的發(fā)送的幀數(shù)據(jù)一致。

圖9 仿真波形

5 測(cè)試和聯(lián)調(diào)試驗(yàn)情況

圖10 地測(cè)設(shè)備解碼結(jié)果

為了驗(yàn)證設(shè)計(jì)的正確性，生產(chǎn)了一套星載模擬發(fā)射機(jī)，并將FPGA程序燒錄到星載模擬發(fā)射機(jī)的FLASH中，利用地測(cè)設(shè)備解出的幀數(shù)據(jù)和編碼前一致，如圖10所示。有線聯(lián)調(diào)試驗(yàn)、室外無(wú)線聯(lián)調(diào)試驗(yàn)以及高塔試驗(yàn)的靜態(tài)與動(dòng)態(tài)試驗(yàn)。室內(nèi)有線聯(lián)調(diào)試驗(yàn)是指通過(guò)射頻電纜直接連接發(fā)射機(jī)和接收機(jī)，以直接驗(yàn)證設(shè)計(jì)的正確性。室外無(wú)線連調(diào)是指將發(fā)射機(jī)依次連接功放和天線，接收機(jī)也連接天線，進(jìn)一步驗(yàn)證設(shè)計(jì)的正確性。高塔的試驗(yàn)如圖11所示，發(fā)射端與接收端距離2 km，靜態(tài)試驗(yàn)發(fā)射機(jī)固定不動(dòng)，接收機(jī)也固定。動(dòng)態(tài)試驗(yàn)時(shí)，發(fā)射機(jī)依然固定，但接收機(jī)放置在一輛汽車(chē)上勻速行駛，與發(fā)射機(jī)的最大直線距離不超過(guò)4 km。以上試驗(yàn)中，星載模擬發(fā)射機(jī)均正常工作，多普勒頻偏模擬模式切換正常，接收機(jī)實(shí)測(cè)誤碼率小于10-6。以上試驗(yàn)驗(yàn)證了下行鏈路在有多普勒頻偏情況下也能正確建立和保持。

圖11 高塔試驗(yàn)

星載模擬發(fā)射機(jī)與另一套地面接收機(jī)進(jìn)行室內(nèi)

6 結(jié) 語(yǔ)

本文設(shè)計(jì)的小型化星載模擬發(fā)射機(jī)在生產(chǎn)過(guò)程中始終貫徹體積小、重量輕、成本低和性能高的目標(biāo)。發(fā)射機(jī)實(shí)測(cè)重量不到400 g，體積僅為100 mm×160 mm×20 mm，滿(mǎn)足了體積小和重量輕的要求，且裝機(jī)的所有元器件成本較低。通過(guò)交織、RS編碼以及卷積碼的方式，保證了較強(qiáng)的糾錯(cuò)能力；利用擴(kuò)頻調(diào)制，具有可靠性好、抗擾性強(qiáng)的優(yōu)點(diǎn)。此外，具有多普勒頻偏模擬功能，驗(yàn)證了衛(wèi)星廣播分發(fā)的下行鏈路在較高相對(duì)速度下的穩(wěn)定性。發(fā)射機(jī)也通過(guò)了測(cè)試和聯(lián)調(diào)試驗(yàn)，實(shí)測(cè)指標(biāo)和特點(diǎn)均符合設(shè)計(jì)要求。

[1] 李立,鄭小松,黃普明．衛(wèi)星高速數(shù)據(jù)處理與傳輸技術(shù)的發(fā)展趨勢(shì)[C].2011年小衛(wèi)星技術(shù)交流會(huì)論文集,2011:340-344.LI Li,ZHENG Xiao-song,HUANG Pu-ming.Development Trend If On-borad High-ratedata Processing and Transmission Technology[C].Proceedings of 2011 Small Satellite Technology Exchange Conference,2011:340-344.

[2] 張?chǎng)?李彩華,黃仰博.基于混合時(shí)鐘三階DDS的信號(hào)多普勒模擬方法[J].國(guó)防科技大學(xué)學(xué)報(bào),2014,36(02):134-139.ZHANG Xi,LI Cai-hua,HUANG Yang-bo.Mixed-clock Third-order DDS Applied in Signal Doppler Frequency Shift Simulation[J].Journal of National University if Defense Technology,2014,36(02):134-139.

[3] Analog Devices,Inc. AD9364 Data Sheet[Z].2013.

[4] CCSDS 131.0-B-3.TM Synchronization and Channel Coding:Blue Book[S].2017.

[5] 趙文景,李新付.RS+卷積級(jí)聯(lián)碼抗脈沖干擾性能研究[J].通信對(duì)抗,2016,35(04):26-29.ZHAO Wen-jing,LI Xin-fu.Study on Pulse Interference Rejection Performanceof Convolutional-RS Concatenated Code[J].Communication Countermeasur es,2016,35(04):26-29.

[6] 田日才，遲永剛.擴(kuò)頻通信[M]. 北京：清華大學(xué)出版社，2007 TIAN Ri-cai,CHI Yong-gang.Spread Spectrum Communication[M].Beijing:Tsinghua University,2007.