基于USB的多功能音頻同步收發(fā)開關(guān)矩陣設(shè)計(jì)

張雷，鄒德軍，張海慶

（中國電子科技集團(tuán)公司第41研究所，山東青島，266555）

0 引言

短波通信控制器在短波通信系統(tǒng)中扮演著神經(jīng)樞紐的角色，其性能對(duì)于整個(gè)通信系統(tǒng)的總體性能有著直接且至關(guān)重要的影響。隨著通信裝備的發(fā)展以及測試要求的提高，以往采用單臺(tái)測試儀器針對(duì)單一測試指標(biāo)進(jìn)行工位式人工測試的方式已無法滿足短波通信控制器測試規(guī)程中對(duì)于多功能、多參數(shù)、高精度、高效率、低成本、自動(dòng)化的測試要求。因此，需要采用自動(dòng)測試的方式來提高短波通信控制器在調(diào)試、生產(chǎn)、維修過程中的效能。基于被測件的測試需求，本文提出了一種基于USB的多功能音頻同步收發(fā)開關(guān)矩陣，對(duì)于短波通信控制器的高效、自動(dòng)測試具有重要意義。

1 總體設(shè)計(jì)

開關(guān)矩陣對(duì)外接口主要包括16通道差分音頻測試接口、8通道受送話器測試接口、16通道RS-232/422測試接口、16通道PTT/MUTE信號(hào)測試接口、示波器接口、信號(hào)源接口以及音頻測試接口，其主要功能主要包括：被測設(shè)備測試接口的互通互聯(lián)測試、通道內(nèi)部收發(fā)通路的短接直連測試、多種采樣率音頻信號(hào)的同步采樣存儲(chǔ)和模擬輸出、串口數(shù)據(jù)的收發(fā)、PTT/MUTE信號(hào)的讀取和發(fā)生功能以及測試信號(hào)的激勵(lì)和監(jiān)控功能。

開關(guān)矩陣主要分為硬件部分和軟件部分。其中硬件部分主要由嵌入式計(jì)算機(jī)、USB通信接口單元、FPGA、開關(guān)網(wǎng)絡(luò)、多通道音頻收發(fā)單元、串口單元以及PTT/MUTE信號(hào)收發(fā)單元等組成，如圖1所示；軟件部分主要為上位機(jī)軟件。

嵌入式計(jì)算機(jī)為以Intel處理器為核心的嵌入式CPU處理器，它作為開關(guān)矩陣的主控機(jī)，通過USB通信接口實(shí)現(xiàn)與FPGA的通信。FPGA作為下游電路的控制核心，通過對(duì)嵌入式計(jì)算機(jī)發(fā)送的指令和數(shù)據(jù)進(jìn)行翻譯、緩存和時(shí)序的處理，實(shí)現(xiàn)對(duì)各個(gè)其余各個(gè)功能單元的控制和數(shù)據(jù)的發(fā)送。另外FPGA還負(fù)責(zé)讀取開關(guān)網(wǎng)絡(luò)、信號(hào)產(chǎn)生與采集部分的狀態(tài)和數(shù)據(jù)，通過USB通信接口單元發(fā)送到嵌入式計(jì)算機(jī)中進(jìn)行處理和顯示。

圖1 開關(guān)矩陣組成框圖

開關(guān)矩陣支持本地以及遠(yuǎn)程兩種控制方式，能夠通過嵌入式計(jì)算機(jī)的LAN程控接口，實(shí)現(xiàn)控制命令和數(shù)據(jù)的交互，以便支持在自動(dòng)測試系統(tǒng)中進(jìn)行自動(dòng)控制。

2 開關(guān)網(wǎng)絡(luò)設(shè)計(jì)

開關(guān)網(wǎng)絡(luò)主要實(shí)現(xiàn)同類多通道測試接口間的短接直連、通道內(nèi)部收發(fā)通路的短接直連，并為信號(hào)的檢測、數(shù)據(jù)的收發(fā)以及激勵(lì)信號(hào)提供通路。

開關(guān)矩陣采用內(nèi)部數(shù)據(jù)總線的基本構(gòu)架進(jìn)行開關(guān)網(wǎng)絡(luò)的搭建，共包括受送話器、差分音頻、RS232/422、PTT/MUTE4種總線類型，分別用來傳輸相應(yīng)類型的數(shù)據(jù)和信號(hào)。外部同種類型的任意兩測試接口通過內(nèi)部開關(guān)實(shí)現(xiàn)與同一內(nèi)部數(shù)據(jù)總線的互聯(lián)，從而實(shí)現(xiàn)任意兩通道的互通互聯(lián)。示波器接口通過開關(guān)與開關(guān)網(wǎng)絡(luò)內(nèi)部所有總線建立連接，可根據(jù)不同的測試需求，實(shí)現(xiàn)與差分音頻測試接口、受送話器測試接口、RS-232/422測試接口、PTT/MUTE信號(hào)測試接口中任意通道的連通，實(shí)現(xiàn)測試信號(hào)的監(jiān)控。音頻測試接口、信號(hào)源接口可實(shí)現(xiàn)與差分音頻測試接口、受送話器測試接口任意通道的直連，從而可實(shí)現(xiàn)音頻信號(hào)的測試和激勵(lì)。

如圖2所示，為差分音頻開關(guān)網(wǎng)絡(luò)的基本構(gòu)架，其中任意兩通道可通過一根總線實(shí)現(xiàn)短接互聯(lián)，同時(shí)可使用示波器和音頻綜合測試儀通過示波器通道和音頻測試通道實(shí)現(xiàn)對(duì)音頻信號(hào)的監(jiān)控和分析。另外可根據(jù)不同的測試需求，可通過信號(hào)源接口對(duì)任意通道的測試激勵(lì)信號(hào)進(jìn)行加載。通過多通道的短接互聯(lián)，能夠?qū)崿F(xiàn)多臺(tái)被測設(shè)備收發(fā)通道的同時(shí)測試，開關(guān)矩陣最多可實(shí)現(xiàn)同類通道中任意4通道的短接直連，極大程度上提高了測試效率。

圖2 差分音頻開關(guān)網(wǎng)絡(luò)構(gòu)架

對(duì)于內(nèi)部開關(guān)的通斷控制，開關(guān)矩陣采用USB批量傳輸?shù)姆绞綄?shí)現(xiàn)命令的發(fā)送，控制命令經(jīng)過FPGA的翻譯和時(shí)序處理，通過SPI總線控制開關(guān)驅(qū)動(dòng)器進(jìn)行相應(yīng)通道開關(guān)的通斷操作。

3 音頻同步收發(fā)實(shí)現(xiàn)

■3.1 音頻收發(fā)基本原理

開關(guān)矩陣是通過多通道音頻收發(fā)單元、USB通信接口單元、嵌入式計(jì)算機(jī)以及FPGA四者實(shí)現(xiàn)音頻數(shù)據(jù)的同步收發(fā)的。多通道音頻收發(fā)單元主要由8片音頻編解碼芯片（TLV320AIC3206）及相應(yīng)的開關(guān)通道構(gòu)成，TLV320AIC3206具有配置靈活、多功能、低功耗的特點(diǎn)，片上配有可編程的輸入/輸出接口、可編程音頻放大器、可編程PLL以及可靈活配置的音頻ADC/DAC，采樣率支持8kHz～192kHz靈活配置，可完全滿足開關(guān)矩陣的功能需求。

嵌入式計(jì)算機(jī)作為主控機(jī)發(fā)起數(shù)據(jù)的傳輸，其傳輸數(shù)據(jù)主要包括：音頻收發(fā)控制信號(hào)（音頻編解碼芯片的配置信息、采樣率設(shè)置、音量設(shè)置、靜音）和音頻數(shù)據(jù)。控制信號(hào)的方向主要由嵌入式計(jì)算機(jī)經(jīng)過USB接口和FPGA到多通道音頻收發(fā)單元，其傳輸數(shù)據(jù)量較小，主要通過USB的控制傳輸方式實(shí)現(xiàn)；音頻信號(hào)的傳輸是雙向的，本文采用USB的同步傳輸方式實(shí)現(xiàn)，同步傳輸方式是專門針對(duì)音頻、視頻等流媒體的特點(diǎn)所使用的傳輸模式，它能夠提供穩(wěn)定的帶寬給采用該模式的設(shè)備或端點(diǎn)。

FPGA為數(shù)據(jù)傳輸過程中的緩沖單元以及多通道音頻收發(fā)單元的控制模塊，保證控制信號(hào)以及音頻數(shù)據(jù)能夠以正確的時(shí)序發(fā)送給下游的音頻編解碼芯片，控制信號(hào)和音頻數(shù)據(jù)分別采用SPI總線和I2S總線實(shí)現(xiàn)數(shù)據(jù)的收發(fā)。開關(guān)矩陣的音頻收發(fā)原理如圖3所示。

圖3 開關(guān)矩陣的音頻收發(fā)原理圖

■3.2 音頻同步收發(fā)方案

音頻同步收發(fā)是開關(guān)矩陣的關(guān)鍵技術(shù)之一，能夠?qū)崿F(xiàn)多通道音頻數(shù)據(jù)的低延遲收發(fā)，做到音頻的實(shí)時(shí)播放和錄制，保證音頻數(shù)據(jù)的準(zhǔn)確性和音頻播放時(shí)的聽覺效果。

USB在全速模式下使用同步傳輸方式進(jìn)行音頻數(shù)據(jù)傳輸時(shí)，USB主機(jī)每隔1ms發(fā)送一幀數(shù)據(jù)，并且主機(jī)將SOF包作為每個(gè)幀的起始，通過此種方式來確保數(shù)據(jù)的等時(shí)收發(fā)。只要將USB每毫秒收發(fā)的數(shù)據(jù)量與音頻數(shù)據(jù)的采樣率相匹配，便可保證數(shù)據(jù)收發(fā)的同步性，音頻采樣率FS與每幀發(fā)送數(shù)據(jù)的大小DL的關(guān)系如下。

在FPGA中采用乒乓BUFFER的機(jī)制實(shí)現(xiàn)音頻數(shù)據(jù)的同步存儲(chǔ)和讀取，并利用USB每幀數(shù)據(jù)開始時(shí)的SOF信號(hào)位，將每幀1ms的數(shù)據(jù)交替存儲(chǔ)在兩個(gè)BUFFER中，并同步對(duì)兩個(gè)BUFFER進(jìn)行數(shù)據(jù)讀取，只要保證每幀的數(shù)據(jù)量與音頻數(shù)據(jù)的采樣率相匹配便可實(shí)現(xiàn)音頻的同步收發(fā)。

圖4 音頻同步讀寫原理圖

由于USB控制器與音頻解碼芯片各自使用的是獨(dú)立的時(shí)鐘，為保證數(shù)據(jù)寫入速度和數(shù)據(jù)讀取速度的嚴(yán)格匹配，減少丟包率，開關(guān)矩陣使用FPGA內(nèi)部的PLL進(jìn)行時(shí)鐘的調(diào)整，使USB控制器時(shí)鐘與音頻解碼芯片時(shí)鐘精確匹配，確保數(shù)據(jù)的高質(zhì)量傳輸。開關(guān)矩陣音頻同步讀寫的原理如圖4所示。

4 結(jié)論

本文所述基于USB的多功能音頻同步收發(fā)開關(guān)矩陣已成功應(yīng)用于某通信設(shè)備廠家，能夠?qū)ιa(chǎn)調(diào)試、環(huán)境試驗(yàn)、外場實(shí)驗(yàn)等多種測試需求提供有效支持，大大的提高了產(chǎn)品的測試效率，節(jié)約了人工與時(shí)間成本，并為將來生產(chǎn)線擴(kuò)容提供了有效支撐，產(chǎn)生了良好的經(jīng)濟(jì)效益。