一款高性能Σ?Δ調(diào)制器的建模與設(shè)計(jì)

魏匯贊 薛文 陸錦輝

摘 要： 為了滿足音頻信號處理中對高精度信號的需求，設(shè)計(jì)一款單環(huán)三階一位量化CIFB結(jié)構(gòu)的Σ?Δ調(diào)制器。通過對該調(diào)制器的噪聲傳遞函數(shù)的零極點(diǎn)進(jìn)行優(yōu)化，提高調(diào)制器的精度；并通過根軌跡法對調(diào)制器的穩(wěn)定性進(jìn)行判定和優(yōu)化，提高調(diào)制器的穩(wěn)定性。根據(jù)Matlab仿真測試顯示，當(dāng)輸入信號的帶寬為20 kHz，采樣頻率為5.644 8 MHz時(shí)，該調(diào)制器的峰值信噪比達(dá)到114.9 dB，有效位數(shù)為18.8 bit，最大歸一化穩(wěn)定輸入信號幅度為-2.79 dBFS，動態(tài)范圍為109 dB。 這說明該調(diào)制器不但擁有較高的信噪比，同時(shí)還具有良好的動態(tài)范圍，因此該調(diào)制器能夠?qū)崿F(xiàn)音頻信號高精度的轉(zhuǎn)換。

關(guān)鍵詞： Σ?Δ調(diào)制器； 零極點(diǎn)優(yōu)化； 根軌跡法； 音頻信號處理； 信噪比； Matlab

中圖分類號： TN761?34 文獻(xiàn)標(biāo)識碼： A 文章編號： 1004?373X（2018）18?0057?05

Modeling and design of a high?performance sigma?delta modulator

WEI Huizan， XUE Wen， LU Jinhui

（School of Electronic and Optical Engineering， Nanjing University of Science and Technology， Nanjing 210094， China）

Abstract： A single?loop third?order one?bit quantization sigma?delta modulator with the structure of cascade of integrators with feedback （CIFB） is designed to meet the high?precision signal demand of audio signal processing. The zero pole for the noise transfer function of the modulator is optimized to improve the precision of the modulator. The stability of the modulator is judged and optimized by using the root?locus method to improve the stability of the modulator. The results of the Matlab simulation test show that when the bandwidth of the input signal is 20 kHz， and the sampling frequency is 5.644 8 MHz， the peak SNR of the modulator can reach 114.9 dB， the number of effective bits is 18.8， the amplitude of the maximum normalized stable input signal is ?2.79 dBFS， and the dynamic range is 109 dB， which indicates that the modulator has not only a high SNR but also a good dynamic range， and can realize high?precision conversion of the audio signal.

Keywords： sigma?delta modulator； zero?pole optimization； root?locus method； audio signal processing； SNR； Matlab

0 引 言

由于數(shù)字電路相較于模擬電路具有抗干擾能力強(qiáng)、精度高等優(yōu)點(diǎn)，因此目前大多數(shù)的信號處理和計(jì)算都是通過數(shù)字電路來完成的。在音頻信號的處理中，需要將聲音（模擬信號）轉(zhuǎn)換為數(shù)字信號，以便對聲音信號進(jìn)行放大、編輯等處理。目前的A/D轉(zhuǎn)換器主要有逐次比較式、子區(qū)式、并行式和Σ?Δ式等類型[1]。其中由于Σ?Δ ADC采用噪聲整形技術(shù)和過采樣技術(shù)，相較于其他A/D轉(zhuǎn)換器具有高精度的優(yōu)點(diǎn)，因此成為近幾年來研究的熱點(diǎn)。Σ?Δ調(diào)制器是Σ?Δ ADC的核心，其性能的好壞直接決定了Σ?Δ ADC的性能。

參考國內(nèi)近幾年來Σ?Δ調(diào)制器的發(fā)展情況，如文獻(xiàn)[2]采用了單環(huán)4階CIFF（Cascade of Integrators with Feed Forward）結(jié)構(gòu)，信噪比達(dá)到112 dB；文獻(xiàn)[3]采用2?2級聯(lián)結(jié)構(gòu)，信噪比達(dá)到107 dB，文獻(xiàn)[4]采用單環(huán)三階結(jié)構(gòu)，信噪比達(dá)到107 dB。相比于單環(huán)結(jié)構(gòu)，級聯(lián)結(jié)構(gòu)的優(yōu)勢在于其擁有較高的穩(wěn)定性，但是缺點(diǎn)是當(dāng)調(diào)制器內(nèi)部的各級發(fā)生不匹配時(shí)，會造成噪聲泄露，使調(diào)制器的性能發(fā)生下降。這可以從文獻(xiàn)[3]和文獻(xiàn)[4]的比較中很明顯地得出來。因此，如何設(shè)計(jì)出一款兼具高信噪比和高動態(tài)范圍的Σ?Δ調(diào)制器，是Σ?Δ調(diào)制器設(shè)計(jì)的一大難點(diǎn)。在本文設(shè)計(jì)中，針對上述難點(diǎn)，通過理論上嚴(yán)格的推導(dǎo)和不斷的仿真，設(shè)計(jì)一款高性能的三階一位量化CIFB（Cascade of Integrators with Feedback）結(jié)構(gòu)的Σ?Δ調(diào)制器。

1 調(diào)制器的模型建立

1.1 調(diào)制器的原理

調(diào)制器的z域模型如圖1所示，該調(diào)制器由環(huán)路濾波器和量化器組成。其中調(diào)制器的輸入信號為[U（z）]，量化器等效為一個(gè)帶有白噪聲[Ez]的加法器；[V（z）]為調(diào)制器的輸出；[L0（z）]和[L1（z）]分別環(huán)路濾波器內(nèi)部的傳遞函數(shù)。調(diào)制器含有量化噪聲的輸出信號被反饋回輸入端，經(jīng)過噪聲整形后，將信號帶內(nèi)的量化噪聲推到了帶外，提高了基帶內(nèi)的信噪比。

環(huán)路濾波器有兩輸入和單輸出，對其分析可得：

[Y（z）=U（z）L0（z）+V（z）L1（z）] （1）

量化器的輸出為：

[V（z）=Yz+Ez] （2）

將式（2）和式（1）聯(lián)立后可得：

[V（z）=L0（z）1-L1（z）U（z）+11-L1（z）Ez] （3）

根據(jù)式（3）得到噪聲傳遞函數(shù)[NTFz]和信號傳遞函數(shù)[STFz]：

[STF（z）=L0（z）1-L1（z）NTF（z）=11-L1z] （4）

從式（4）可以得到，當(dāng)[L1（z）]在信號基帶內(nèi)有很大的增益時(shí)，噪聲傳遞函數(shù)的在基帶內(nèi)的增益趨近于0，這樣便將量化噪聲濾除。同時(shí)為了保證信號通過調(diào)制器時(shí)不發(fā)生變化，即信號傳遞函數(shù)在基帶內(nèi)的增益為1，那么[L0（z）]同樣要足夠大。

1.2 調(diào)制器的結(jié)構(gòu)選擇

根據(jù)文獻(xiàn)[5]可知，調(diào)制器的性能與其噪聲傳遞函數(shù)密切相關(guān)，而其自身的結(jié)構(gòu)只在具體的硬件電路的實(shí)現(xiàn)上有所區(qū)別，對其性能的影響較小。根據(jù)文獻(xiàn)[6]可知，多比特量化存在非線性的缺點(diǎn)，并且需要數(shù)字校準(zhǔn)技術(shù)或者動態(tài)匹配技術(shù)，這無疑將增大電路實(shí)現(xiàn)的復(fù)雜度和不確定性。根據(jù)文獻(xiàn)[5]中給出的關(guān)于Σ?Δ信噪比的經(jīng)驗(yàn)圖可知，三階單比特量化的結(jié)構(gòu)，在過采樣率為128倍的情況下，調(diào)制器的信噪比能達(dá)到110 dB以上，調(diào)制器的階數(shù)越高，系統(tǒng)的穩(wěn)定性就越差，信號的過采樣率越高，消耗的功率也就越大。因此，綜合考慮，本文選擇三階單比特量化CIFB調(diào)制器，其具體結(jié)構(gòu)如圖2所示。該調(diào)制器由主要結(jié)構(gòu)系數(shù)、3個(gè)積分器和1個(gè)量化器所組成。其中結(jié)構(gòu)系數(shù)由輸入前饋系數(shù)[bi（i=1，2，3，4）]，輸出反饋系數(shù)[ai（i=1，2，3）]，積分器反饋系數(shù)[g1]和積分器之間的系數(shù)[ci（i=1，2，3）]所組成。

Fig. 2 Structure diagram of three?order single?bit quantization CIFB modulator

對圖2結(jié)構(gòu)分析可得：

[H=1z-1x1（k）=ukb1-vka1Hx2（k）=ukb2+x1kc1-x3kg1-vka2Hx3（k）=ukb3+x2kc2-vka3Hy（k）=x3kc3+ukb4v（k）=yk+ek] （5）

將上述方程組（5）聯(lián)立后與式（4）比較后可得：

[STFz=A1z-13+A2z-12+A3z-1+A4z-13+B1z-12+B2z-1+B3NTFz=z-13+A5z-1z-13+B1z-12+B2z-1+B3] （6）

式（6）中的[Ai（i=1，2，…，5）]和[Bi（i=1，2，3）]分別為：

[A1=b4，A2=b3c3，A3=b2c2c3+b4c2g1A4=b2c1c2c3，A5=c2g1B1=a3c3，B2=c2g1+a2c2c3，B3=a1c1c2c3] （7）

通過對噪聲傳遞函數(shù)進(jìn)行優(yōu)化，可以有效降低其基帶內(nèi)的量化噪聲，提高信噪比；而對于信號傳遞函數(shù)，只要保證其在基帶內(nèi)的增益為1即可。因此，下文主要對噪聲傳遞函數(shù)進(jìn)行設(shè)計(jì)和優(yōu)化。對噪聲傳遞函數(shù)進(jìn)行優(yōu)化就是對其的零極點(diǎn)進(jìn)行優(yōu)化。

2 噪聲傳遞函數(shù)的設(shè)計(jì)和優(yōu)化

2.1 零點(diǎn)的優(yōu)化

由文獻(xiàn)[7]可知，對于三階Σ?Δ調(diào)制器而言，不優(yōu)化的零點(diǎn)都位于[z=1]。因此可以通過將零點(diǎn)遠(yuǎn)離[z=1]，從而讓基帶內(nèi)的量化噪聲進(jìn)一步降低。為了便于分析與推導(dǎo)，現(xiàn)假設(shè)：量化噪聲為隨機(jī)白噪聲；極點(diǎn)是固定的。由于本文中的量化器為單比特量化器，因此其量化噪聲的功率譜密度為[13]。因此量化噪聲經(jīng)過噪聲整形后在基帶[0，ωb]的噪聲功率為：

[N20=0ωb13NTFejω2dω] （8）

現(xiàn)將零點(diǎn)從[z=1]移動到[z=ejωii=1，2，3]，并將與零點(diǎn)無關(guān)的用常數(shù)[m]表示：

[NTFejω=mi=13ejω-ejωi] （9）

通過歐拉公式將式（9）展開，并且由于過采樣率[OSR=128]，所以[ωb?1]，即[sin ω≈ω]，[cos ω≈1]。同時(shí)零點(diǎn)往往以復(fù)共軛的形式出現(xiàn)，式（9）可簡化為：

[NTFejω≈mωω2-ω22] （10）

將式（8）和式（10）聯(lián)立，通過[?N20ω2?ω2=0]來獲得優(yōu)化后的零點(diǎn)，經(jīng)過計(jì)算后可得：

[ω22=35ω2b] （11）

由于信號功率保持不變，所以當(dāng)零點(diǎn)優(yōu)化后，信噪比（dB）提高了：

[10lgN200N20ω2=lg254=8.0] （12）

由于優(yōu)化后的零點(diǎn)位置是相較于[ωb]的歸一化的位置，因此通過計(jì)算后可得3個(gè)零點(diǎn)的具體位置：

[z1=1z2=0.999 8+0.019iz3=0.999 8-0.019i] （13）

2.2 極點(diǎn)的優(yōu)化

極點(diǎn)與調(diào)制器的穩(wěn)定性有關(guān)，而關(guān)于這方面的研究，最被大家所接受的是Lee準(zhǔn)則[7]，該準(zhǔn)則是一個(gè)經(jīng)驗(yàn)公式，其指出對于一個(gè)單比特量化調(diào)制器，其噪聲傳遞函數(shù)應(yīng)該滿足：

[maxωNTFejω<1.5] （14）

在前文中提到，噪聲傳遞函數(shù)相當(dāng)于高通函數(shù)，即濾除低頻處的量化噪聲，通過高頻處的量化噪聲。因此為了獲得噪聲傳遞函數(shù)的極點(diǎn)，可以通過設(shè)計(jì)高通濾波器的方法來實(shí)現(xiàn)。

本設(shè)計(jì)采用了切比雪夫Ⅱ型濾波器法，是因?yàn)榍斜妊┓颌蛐透咄V波器在通帶內(nèi)是等紋波的，因此就很容易保證其帶外增益小于1.5。通過調(diào)用Matlab中切比雪夫Ⅱ函數(shù)來獲得極點(diǎn)，通過不斷的迭代，當(dāng)設(shè)計(jì)出的濾波器的帶外增益無限接近1.5時(shí)，求得其極點(diǎn)。獲得的極點(diǎn)為：

[p1=0.661p2=0.769 1+0.283 4ip3=0.769 1-0.283 4i] （15）

根據(jù)前文分析獲得的零極點(diǎn)，優(yōu)化后的噪聲傳遞函數(shù)如下：

[NTFz=z-1z2-1.999 6z+0.999 96z-0.661z2-1.538z+0.672 3 ] （16）

由于未知參數(shù)較多，只通過式（16）無法直接獲得所有結(jié)構(gòu)系數(shù)。因此不妨令[ci（i=1，2，3）]都為1；并且令[b1=a1]，[b2=b3=b4=0]，這就能保證信號傳遞函數(shù)在基帶內(nèi)的增益為1。將式（16）與式（6）比較后可得如表1所示的結(jié)構(gòu)系數(shù)的具體值，因此也能反推獲得信號傳遞函數(shù)的具體表達(dá)式。圖3為噪聲傳遞函數(shù)和信號傳遞函數(shù)的幅頻響應(yīng)。

2.3 根軌跡法對系統(tǒng)穩(wěn)定性的分析

在1.1節(jié)中，調(diào)制器的建模中并沒有考慮量化器增益（量化器的輸出/輸入）的問題，即默認(rèn)量化器的增益一直為1。但是事實(shí)上，量化器是一個(gè)非線性的模型，隨著量化器輸入的改變，量化器的增益也是在不斷發(fā)生變化的。通過調(diào)用Matlab中rlocus函數(shù)對其分析可得圖4。

從圖4中得到，隨著量化器增益[k]的不斷增大，噪聲傳遞函數(shù)的三個(gè)極點(diǎn)不斷向單位圓內(nèi)部移動。所以為了保證系統(tǒng)的穩(wěn)定性，即所有的極點(diǎn)要保證在單位圓內(nèi)，也就必須保證[kmin>0.33]。由于單比特量化器的輸出為[±1]，因此量化器的穩(wěn)定輸入范圍是[-3，3]，如果超過這個(gè)范圍，量化器就會發(fā)生過載，導(dǎo)致調(diào)制器不穩(wěn)定。因此需要對調(diào)制器的結(jié)構(gòu)系數(shù)進(jìn)行進(jìn)一步優(yōu)化。并且在之前的結(jié)構(gòu)系數(shù)的確定中，并沒有考慮對各個(gè)積分器的輸出加以限制，這對于Matlab仿真不會有影響，但是對于具體硬件電路的實(shí)現(xiàn)，將會造成很大的困難，因此需要限制各個(gè)積分器的輸出。通過文獻(xiàn)[7]提供的算法對調(diào)制器的性能進(jìn)行進(jìn)一步優(yōu)化得到表2。

3 調(diào)制器的性能測試

現(xiàn)對調(diào)制器的性能進(jìn)行測試。測試信號為頻率是4 134.375 Hz，采樣頻率為5.644 8 MHz的正弦信號。對調(diào)制器的輸出信號加漢寧窗后作16 384點(diǎn)FFT，求出其信號基帶內(nèi)（20 kHz）的信噪比。并通過改變輸入信號的幅度獲得如圖5所示的調(diào)制器的動態(tài)范圍圖，該調(diào)制器的動態(tài)范圍是109 dB，并且當(dāng)輸入信號幅度為-3 dBFS時(shí)得到峰值信噪比114.9 dB。

如表3所示，是近幾年來國內(nèi)Σ?Δ調(diào)制器的發(fā)展?fàn)顩r。其中，文獻(xiàn)[4]由于沒有對零點(diǎn)進(jìn)行優(yōu)化，信噪比與本文相差7.9 dB，這與前文的理論分析，零點(diǎn)優(yōu)化后信噪比提高了8 dB相一致。而文獻(xiàn)[2]與本文的信噪比相差不大，但是其動態(tài)范圍只有103 dB，與本文的109 dB相差較大。因此，本文設(shè)計(jì)的調(diào)制器相較于其他調(diào)制器而言，具有較大的性能優(yōu)勢。

4 結(jié) 論

本文設(shè)計(jì)了一款高性能、高動態(tài)范圍的三階一位量化CIFB結(jié)構(gòu)的Σ?Δ調(diào)制器用于滿足高精度數(shù)字信號處理的需求。通過對調(diào)制器的噪聲傳遞函數(shù)的零極點(diǎn)優(yōu)化，提高了系統(tǒng)的精度，并且通過根軌跡法對系統(tǒng)進(jìn)行分析，進(jìn)一步提高了系統(tǒng)的穩(wěn)定性。最后仿真測試表明：當(dāng)輸入信號帶寬為20 kHz，過采樣率為128的情況下，調(diào)制器的峰值信噪比為114.9 dB，調(diào)制器的動態(tài)范圍是109 dB。并且通過與國內(nèi)最近幾年的Σ?Δ調(diào)制器相比，該調(diào)制器無論是在精度上還是在穩(wěn)定性上都有較大的優(yōu)勢。同時(shí)，該調(diào)制器能夠?yàn)楹竺娴木唧w硬件電路的實(shí)現(xiàn)提供理論指導(dǎo)。

參考文獻(xiàn)

[1] 樓才義，徐建良，楊小牛.軟件無線電原理與應(yīng)用[M].2版.北京：電子工業(yè)出版社，2014：148?151.

LOU Caiyi， XU Jianliang， YANG Xiaoniu. Software?defined radio： principles and practice [M]. 2nd ed. Beijing： Publishing House of electronics industry， 2014： 148?151.

[2] XU Honglin， FU Qiang， LIU Hongna， et al. A 16?bit sigma?delta modulator applied in micro?machined inertial sensors [J]. Journal of semiconductors， 2014， 35（4）： 128?133.

[3] 吳書園，張海英，衛(wèi)寶躍.一種用于音頻信號的Sigma?Delta A/D轉(zhuǎn)換器設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2015，41（6）：47?50.

WU Shuyuan， ZHANG Haiying， WEI Baoyue. Design of a sigma?delta A/D converter for audio signal [J]. Application of electronic Technique， 2015， 41（6）： 47?50.

[4] 景新幸，包遠(yuǎn)鑫，胡勝.一種低功耗16bit音頻Sigma?Delta調(diào)制器的設(shè)計(jì)[J].微電子學(xué)與計(jì)算機(jī)，2013，30（9）：115?118.

JING Xinxing， BAO Yuanxin， HU Sheng. Design of a low?power 16 bit audio sigma?delta modulator [J]. Microelectronics & computer， 2013， 30（9）： 115?118.

[5] 曹桂平.高精度Sigma?Delta調(diào)制器研究及ASIC實(shí)現(xiàn)[D].合肥：中國科學(xué)技術(shù)大學(xué)，2012.

CAO Guiping. Study and ASIC implementation of high?resolution sigma?delta modulator [D]. Hefei： University of Science and Technology of China， 2012.

[6] DE LA ROSA J M. Sigma?delta modulators： tutorial overview， design guide， and state?of?the?art survey [J]. IEEE transactions on circuits and systems I： regular papers， 2010， 58（1）： 1?21.

[7] SCHREIER R. An empirical study of high?order single?bit delta?sigma modulators [J]. IEEE transactions on circuits and systems II： analog and digital signal processing， 1993， 40（8）： 461?466.

[8] SCHREIER R， TEMES G C. Understanding delta?sigma data converters [M]. New Jersey： Wiley?IEEE Press， 2005： 266?274.

[9] BAIRD R T， FIEZ T S. Stability analysis of high?order delta?sigma modulation for ADC′s [J]. IEEE transactions on circuits and systems II： analog and digital signal processing， 1994， 41（1）： 59?62.

[10] BENEDETTO J J， POWELL A M， YILMAZ O. Sigma?delta （Σ?Δ） quantization and finite frames [J]. IEEE transactions on information theory， 2006， 52（5）： 1990?2005.