周 悅,王江濤
(上海電氣集團輸配電分公司,上海200420)
在大功率高頻高壓領域,受開關器件耐壓值的限制,傳統電力電子拓撲結構無法實現高壓大功率輸出,多電平變換器的思想由此提出。多電平逆變器的電路拓撲歸納起來主要有三種[1]:二極管箝位型、飛躍電容型以及級聯多電平型結構。其中,級聯型多電平逆變器無需大量箝位二極管和箝位電容,開關邏輯也不會隨著電平數的增加而越來越復雜,應用較為廣泛。H橋串聯結構是常見的級聯多電平逆變器拓撲(如圖1),將若干個H橋逆變單元逐級串聯起來構成主逆變器的各相橋臂,單元的電壓等級和串聯數量決定了主逆變器的輸出電壓。一般由N個H橋逆變單元串聯的單相支路可以產生(2 N+1)個開關電平,因而可以使得輸出電壓波形具有較小的諧波和較小的電壓變化率。
級聯多電平拓撲增加了電力電子器件的數目,控制難度增大。現有的專用控制芯片如TI公司的DSP,其中的PWM發生模塊數量有限,無法簡單擴展,同時調制策略、信號檢測與數據通信會占用DSP大量資源,影響控制周期進而影響控制精度。本文為H橋逆變單元設計了基于現場可編程門陣列芯片(FPGA)的通用控制系統。FPGA具有高速運算和并行處理的優勢,包含大量可任意配置的寄存器和I/O口,開發靈活。因此,本文將級聯多電平逆變器控制系統中的調制策略、信號檢測以及故障報警等功能分配到FPGA上實現,DSP僅負責控制策略和系統運行流程,簡化了級聯逆變單元的統一調度,提高了系統的控制精度。

圖1 H橋級聯多電平逆變器拓撲(N=3)
圖2為H橋級聯多電平逆變器的控制系統示意框圖,該控制系統由核心算法板和H橋逆變單元控制板構成。核心算法板選用德州儀器公司的高性能32位浮點數DSP芯片TMS320F28335作為中央處理器負責逆變器的控制策略,選用Altera公司的Cyclone II系列FPGA芯片EP1C6Q240C8負責與DSP以及各個H橋逆變單元控制板通信,實現所有級聯單元的統一調度。逆變單元控制板主要由一片FPGA芯片EP1C6Q240C8、數模轉換(ADC)芯片與一組光纖接口組成,其中FPGA負責PWM驅動脈沖生成,IGBT的故障保護,雙向光纖通信以及ADC控制等功能。
核心算法板上的DSP根據控制策略進行計算,計算后向同一板上的FPGA輸出調制信號,該FPGA通過光纖與逆變單元控制板上的FPGA進行數據通信,從而實時控制每個H橋逆變單元的輸出,同時獲得逆變單元的狀態信息,如直流母線電壓和IGBT溫度與故障信息等,實現了低壓控制系統與高壓執行機構之間的隔離,增強了控制系統運行的穩定性和可靠性。
由于每一塊H橋逆變單元控制板所需實現的功能是相同的,因此其中的FPGA采用完全相同的程序,使得逆變單元及其控制板與驅動電路得以模塊化,在簡化了軟件設計的同時也方便了逆變單元的級聯連接、調試與更換。核心算法板上的FPGA會根據光纖接口的不同,向H橋逆變單元控制板發送相應的控制信號,用以區分在級聯多電平逆變器中處于不同位置的逆變單元。

圖2 H橋級聯多電平逆變器控制系統框圖
光纖傳輸速率高、損耗低,不受電磁干擾,并且重量輕,很適合作為高頻高壓設備中的傳輸介質。本文設計了基于FPGA的數字化光纖傳輸方案,在標準的異步串行通信方式上稍加修改,自定義了一個雙向異步串行通信協議,數據幀格式如表1所示。

表1 數據幀格式
協議數據幀的第一位是起始位,沒有數據傳送時處于邏輯“1”狀態,當發送端要發送一幀數據時,首先發出一位邏輯“0”信號,這個邏輯低電平就是起始位。起始位通過光纖傳送到接收端,接收端檢測到這個邏輯低電平后就開始準備接收有效數據。起始位的作用就是表示有效數據傳送開始。當接收端收到起始位后,緊接著就會收到3個16 bits的有效數據,每個數據均是從低位開始傳輸。有效數據發送完之后發送一位奇偶校驗位,用于有限差錯檢測,發送端和接收端需約定一致的奇偶校驗方式。奇校驗位之后是停止位。停止位是一位邏輯“l”,它是一幀數據傳送結束的標志。由于接收端只能根據計算數據線空閑時間來尋找有效數據幀的起始位,因此空閑位必須大于數據位之和,此處設計為60 bits。
光纖收發器的價格通常與其傳輸速率成正比,而級聯多電平逆變器系統中光纖通信速率必須高于單個H橋逆變單元的開關頻率,才能確保逆變單元及時更新調制波信號,若使用自然采樣法產生PWM脈沖,則光纖通信速率應幾十倍于開關頻率。綜合考慮成本因素與數據傳輸速率要求,本文選用了傳輸速率為5 Mbps的光纖接收器HFBR-2521與光纖發送器HFBR-1521。
數據幀發送程序較容易實現,只需設計一個由5 M的時鐘驅動的兩段式狀態機。兩段均采用同步時序的always模塊,做到了同步寄存器的輸出,消除了組合邏輯輸出的不穩定與毛刺的隱患,而且更利于時序路徑分組,一般來說在FPGA上的綜合與布局布線效果更佳。其中第一段程序根據表1中的數據幀格式判斷狀態跳轉條件是否成立,并由此更新當前輸出狀態,第二段程序根據當前輸出狀態發送相應數據位。
數據幀接收程序相對復雜,光纖傳輸幾乎不受電磁干擾,因此接收端無需對接收到的數據進行濾波,但是光纖收發電路會帶來固有的幾十納秒的邊沿延時,給接收端的解碼帶來困難。因此接收端收到的數據首先需要經過一個信號整形模塊,用以補償光纖收發電路帶來的邊沿延時。接著通過對空閑位計數來尋找有效數據幀,當空閑位計數超過50即可認為有效數據幀即將到來,此時接收到的第一個邏輯“0”信號便是有效數據幀的起始位,之后按照5M的波特率依次接收數據位。在此過程中為減少誤碼,通常使用“過采樣”的方法,即接收端使用幾倍于波特率的采樣時鐘對接收到的信號進行采樣。
應用于級聯多電平逆變器中的PWM控制方法有:階梯波調制法[2]、消除諧波法[3]、開關頻率優化法[4]、三角載波移相法[5]等。本文選用了三角載波移相法,該方法的特點是所有逆變單元模塊的調制波相同,但每個模塊的三角載波與其相鄰模塊的載波之間存在一個相移,使得各模塊所產生的SPWM脈沖在相位上錯開,從而使各模塊最終疊加輸出的SPWM波的等效開關頻率與級聯單元數成正比,在不提高IGBT開關頻率的情況下可以有效減小輸出諧波。
核心算法板上的DSP將計算出的三相調制波以及當前系統中每一相的級聯單元數量發送至同一板上的FPGA。該FPGA根據級聯單元數計算出每個逆變單元載波的移相角,最后將調制波與移相角通過光纖分別發送給每個逆變單元控制板上的FPGA。根據載波移相法的特點,移相角的不同已經決定了逆變單元輸出電壓的不同,因此逆變單元控制板上的FPGA程序無需根據此單元在逆變器中的具體位置來設計,可以使用完全相同的程序。
單個H橋級聯逆變單元中采用了單極倍頻SPWM調制方式,其原理如圖3所示。圖3(a)中的調制波與一對互補的三角載波做比較,得到圖3(b)、(c)中左右兩個橋臂上管的觸發脈沖。該調制方式輸出波形在調制波的正半周只有正脈沖電壓,調制波的負半周只有負脈沖電壓,因此是單極性SPWM控制。但是因為載波為雙極性,在載波頻率相同也就是開關頻率相同的情況下,輸出電壓的脈波數大約為單級SPWM調制的兩倍,可以有效減少開關損耗并且改善輸出電壓波形質量。

圖3 單極倍頻SPWM調制原理
單極倍頻SPWM調制方式的實現主要由三角載波發生模塊、比較模塊、死區發生模塊構成。其中三角載波產生原理如圖4所示,是通過一個增減計數器來實現的。計數器的計數初值為該級聯單元模塊的移相角,首先進行增計數,當計數值達到峰值時,進入減計數,當計數值遞減至0,再進入增計數,以此類推。在比較模塊中,將調制波數值與三角載波當前值進行比較,如果調制波大于載波,則左橋臂上管觸發導通,反之封鎖。將載波計數峰值減去三角載波當前值得到互補的三角載波,再將調制波與互補的三角波進行比較,如果調制波較大,則右橋臂上管觸發導通,反之封鎖。左、右橋臂下管的觸發脈沖可以分別由左、右橋臂上管的觸發脈沖取反得到,但是必須加上死區時間。死區發生模塊的基本原理是,當觸發脈沖由“0”向“1”跳變,即對應開關管的狀態應該由封鎖轉為觸通時,將原先的封鎖狀態維持4~6μs,從而產生死區。

圖4 三角載波產生原理
模數轉換芯片種類繁多,本文使用了TI公司的6通道16位ADC芯片AD7656,該芯片工作時序如圖5所示。圖中CONVST A,B,C為轉換起始信號、CS為片選信號、RD為讀數據信號,BUSY為轉換狀態反饋信號。每個采樣周期內,FPGA將AD7656的CONVST A,B,C管腳全部置高,6個通道同時開始轉換,當FPGA接收到BUSY的下降沿,表示轉換已經完成,此時將CS和RD依次置低,在16位數據線上可以順序讀到6路通道的采樣值。

圖5 AD7656并行接口時序圖
在驗證實驗平臺中,將本文設計的控制系統應用于三相三單元,H橋級聯逆變電路中,每個H橋單元分別由獨立的不控整流產生的100 V直流電源供電,單相電壓輸出通過三個H橋逆變單元串聯得到。每個H橋單元的三角載波頻率為2.5 kHz,單極倍頻后可達到約5 kHz。
圖6和圖7分別是該電路相電壓在濾波器輸入側和輸出側的電壓波形。圖6中可以清楚看到三個H橋逆變單元串聯輸出電壓波形呈現出9個開關電平,與正弦波非常近似。

圖6 級聯數N=3的濾波前三相輸出波形

圖7 級聯數N=3的濾波后三相輸出波
本文提出的基于FPGA的H橋級聯多電平逆變器通用控制系統,將調制策略、信號檢測與數據通信分配到FPGA中實現,系統動態響應快,計算精度高,通訊抗干擾能力強,試驗結果驗證了該控制系統的可行性。由于該系統中的H橋逆變單元及其控制器采用了模塊化設計,易于移植與擴展,只需改變DSP中的控制策略就可以將該控制系統運用至不同電壓等級的動態電壓恢復器、高壓變頻器等設備中。