張秋艷,張 鵬
(中國電子信息產業集團有限公司第六研究所,北京 100083)
隨著衛星導航系統的發展和應用的普及,導航終端的使用規模不斷擴大,衛星導航接收設備的測試驗證也越來越重要[1]。衛星導航終端設備的測試需要多種頻率、多種調制方式及多種信號功率的衛星導航信號。現有的衛星導航測試采用多臺信號源、單臺信號源功分或開發專用的信號模擬器實現[2]。采用多臺信號源進行導航接收設備的測試成本較高,操作復雜,容易誤操作;采用單臺信號源功分的方式具有較強的局限性,僅能進行相同信號頻率的測試驗證;根據導航終端設備進行的專用信號模擬器無法根據測試終端的數量及測試類型的更改而自定義模擬信號[3]。因此本文設計開發一種多通道非相干的矢量信號源,該信號源基于PXI總線架構,可根據具體測試需求配備相應通道數的信號源模塊,可實現模擬及數字等多種調制方式,具有較強的通用性。
設計研制的矢量信號源可產生從1.1 GHz到2.5 GHz 頻段的矢量信號。該矢量信號源設備由1臺PXI-e總線機箱、1塊PXI-e總線嵌入式系統控制器及4塊PXI總線信號源板卡組成。其中PXI-e總線機箱、PXI-e總線嵌入式系統控制器構成PXI/PXI-e系統工作平臺,為功能模塊板卡提供電源和總線接口控制。4塊PXI總線信號源板卡實現具有調制功能的射頻信號輸出。
PXI總線信號源板卡的發生部分采用鎖相環(Phase-Locked Loop,PLL)、正交調制(Quadrature modulation,I/Q調制)及信號處理相結合的設計方式,即由鎖相環產生載波信號,利用后級調制單元對載波信號進行相應調制,最后輸出至功率控制單元,實現輸出信號功率范圍的調整。設計的重點是如何在有限的PXI單槽體積內達到系統指標要求。
PXI總線矢量信號源板卡主要由射頻單元、基帶單元和通信控制單元構成,板卡具體硬件組成框圖如圖1所示。

圖1 PXI總線信號源板卡硬件組成框圖
射頻單元的主要功能為實現載波信號的頻率合成、調制功能及對射頻信號的功率控制;基帶單元為射頻單元提供基帶I、Q調制信號;控制單元為射頻信號源板卡提供控制信號及供電;通信單元通過PXI總線完成信號源板卡與上位機的通信。為達到板卡整體性能指標,關鍵是對射頻及基帶等各個單元電路的設計。
(1)輸出頻率范圍:1.1 GHz~2.5 GHz;
(2)頻率步進:10 kHz;
(3)頻率準確度:±1 kHz;
(4)輸出功率范圍:-40 dBm~+20 dBm;
(5)功率步進:0.5 dB;
(6)功率準確度:±1 dB;
(7)諧波抑制:≥40 dBc(0 dBm輸出時);
(8)雜散抑制:≥50 dBc(頻偏>10 kHz);
(9)相位噪聲:-80 dBc/Hz@10 kHz(載波1.2 GHz);
(10)AM模擬調制:
調制頻率范圍:100 Hz~10 kHz;
調幅深度:1%~90%;
調幅精度:<±(設定值的5%+0.5%);
(11)FM模擬調制:
調制頻率范圍:1 kHz~100 kHz;
調制頻偏范圍:1 kHz~10 MHz;
頻率精度:<±(設定值的5%+500 Hz);
(12)PM模擬調制:
脈沖周期:1 μs~10 s;
最小脈沖寬度:0.5 μs;
時間分辨率:0.1 μs;
占空比:0%~100%;
通斷比:>60 dB;
(13)數字調制:
BPSK/QPSK/OQPSK/16QAM/MSK/FSK(內調制);
符號速率:1 kHz~15 MHz;
PN碼:PN9、PN11、PN15、PN20、PN23;
EVM:<5%;
(14)鎖定掃頻:
頻點間隔:10 kHz~1 MHz;
掃頻寬度:10 kHz~20 MHz;
頻點切換時間:1 ms~1 s。
射頻單元電路完成高頻載波信號的產生和處理以及輸出功率控制。為實現1.2 GHz~2.5 GHz的頻率輸出,載波信號的產生采用鎖相環頻率合成方式。調制功能通過正交調制解調器來實現,可完成多種模擬與數字調制功能。后級的功率調整鏈路主要完成60 dB 的功率調節范圍和0.5 dB功率步進功能。詳細電路硬件組成框圖如圖2所示。

圖2 信號源板卡射頻單元電路硬件組成框圖
由圖2可知,射頻電路單元由PLL頻率合成單元、IQ調制單元和功率控制三個功能單元組成。下面就對每個單元的功能組成和實現方式進行介紹。
(1) PLL頻率合成單元
PLL頻率合成單元的功能是產生1.2 GHz~2.5 GHz的載波信號。鑒于體積限制,采用鑒相器與壓控振蕩器(VCO)集成在一起的芯片,以10 MHz恒溫晶振作為參考輸入,外接環路濾波器實現環路的鎖定設計。
設計選擇AD公司的集成鎖相環產品ADF4350,該芯片內部集成的VCO輸出頻率范圍為2 200 MHz~4 400 MHz,輸出端可編程分頻器可實現2/4/8/16四種分頻模式的分頻輸出,最終輸出范圍可達137.5 MHz~4 400 MHz,滿足設計中頻率要求。同時ADF4350有整數分頻和小數分頻兩種工作模式,可滿足10 kHz步進要求。由芯片參數可知,其頻率步進、雜散、單邊帶相位噪聲等指標滿足總體指標的設計要求,諧波指標,特別是三次諧波較大。但考慮到后級IQ調制器會對載波信號進行限幅放大,也將產生諧波信號,因此諧波統一在IQ調制后濾除。頻率合成器輸出所設計的低通濾波器主要抑制三次諧波,避免因三次諧波太大影響IQ調制性能,故PLL單元整體諧波抑制滿足-20 dBc即可滿足后級要求。

圖4 功率控制單元硬件框圖
由于ADF4350芯片需要外接環路濾波器,而通常環路濾波器的設計和調試都是鎖相環設計的重點和難點。因此PLL單元的主要工作是通過對環路濾波器的設計和調試,實現鎖相環的鎖定輸出。
在本設計中,采用無源二階環路濾波器,其電路組成如圖3所示。

圖3 二階無源環路濾波器電路
根據本設計中的鑒相頻率,設置環路帶寬為1 kHz,相位裕量為45°。利用ADIsimPLL進行仿真,可計算出濾波器各電阻電感值。
此外,ADF4350具有差分輸出功能,后級的IQ調制器載波也為差分輸入,為取得更好的IQ調制性能,鎖相環的設計采用差分輸出經過低通濾波后輸出給后級調節單元。
(2)IQ調制單元
IQ調制單元的輸出指標包括數字調制方面的指標,包括1 kHz~15 MHz符號速率,EVM<5%等。IQ調制單元的主要芯片是IQ調制器,其功能是通過配備合適的本振激勵,將基帶信號調制到本振頻率上,從而實現射頻調制輸出,并對該調制信號進行分段濾波,保證輸出諧波指標。
IQ調制器采用Hittite公司的HMC497LP4E(以下簡稱為HMC497)。HMC497的輸出頻率范圍為100 MHz~4 GHz,基帶輸入頻率范圍(符號速率)為DC~700 MHz,對應的輸出頻率為1 200 MHz~2 500 MHz,符號速率為1 kHz~15 MHz,滿足指標要求。其本振的輸入功率范圍為-6 dBm~+6 dBm,具備較大的動態調節特性;基帶輸入采取差分形式,對共模干擾具備較強的抑制能力。
(3) 功率控制單元
根據指標要求最大輸出功率+20 dBm和功率輸出范圍-40 dBm~+20 dBm,對IQ調制輸出信號進行功率控制。功率控制單元主要由兩級衰減放大調整電路和一組低通開關濾波器組實現。其中兩級衰減可分別實現每級31 dB的最大衰減量,以及0.5 dB步進的衰減控制;兩級放大則主要實現在衰減器為0 dB衰減的情況下,板卡實現+20 dBm的最大功率輸出。該部分的設計難點在于輸出+20 dBm時諧波指標滿足40 dBc抑制要求。因此為了減少放大過程諧波的惡化,選擇1 dB 壓縮點高的放大器,并使放大器盡量工作在線性區,以保證最終輸出的諧波指標滿足要求。詳細功率控制單元硬件框圖如圖4所示。
基帶及控制單元主要實現對系統的控制功能、基帶信號產生功能和供電處理功能[4]。
本部分主要由PXI接口控制單元、FPGA數字處理單元、數據存儲單元、數模轉換器(Digital to Analog Converter,DAC)控制單元、模擬調理通路、時鐘處理單元、射頻前端控制單元及電源管理單元組成。詳細硬件組成框圖如圖5所示。

圖5基帶及控制單元硬件組成框圖
由圖5可知,設備通過上位機軟件控制信號源板卡,經由FPGA芯片實現的PXI接口和邏輯控制單元將波形數據寫到板上數據存儲器。軟件設置啟動后,底層控制邏輯以各種調制方式分別對存儲器相應地址進行訪問,將存儲區的數據量送到高速DAC,實現數字量向模擬量的轉換,轉換后的模擬信號通過模擬通路的調理達到輸出端,實現基帶信號波形輸出,通過FPGA控制射頻前端單元進行射頻載波控制。
軟件設計用于實現PXI總線調制源板卡的載波輸出、IQ調制、功率控制等功能。主要通過軟件完成各種參數設置。設備參數輸入后,通過PXI總線傳送給信號源模塊,控制輸出信號。通過軟面板,用戶可根據實際需要,靈活配置自己的應用系統。各功能均可通過軟面板方便操作。軟件主程序流程圖如圖6所示。
基于PXI總線矢量信號源板卡達到的技術指標如表1所示。

表1 信號源板卡測試結果

圖6 信號源板卡軟件流程圖
表1中列出了部分信號源板卡的技術指標測試結果。該板卡的模擬調制、數字調制及掃頻指標均滿足指標要求。該信號源設備的任意兩路信號通道之間隔離度大于80 dB。該信號源設備具備四路矢量信號獨立輸出且非相關特性。
本文設計研制的基于PXI總線多通道矢量信號源具有模擬調制、數字調制及掃頻功能,具有良好的諧雜波抑制和較好的相位噪聲等指標,其獨立輸出四路滿足全部指標信號的特點,使該信號源可替代四臺標準信號源儀器,節約了成本,并且該設備具有可擴展能力,支持更多通道信號輸出,可進行升級和二次開發,滿足于不同應用領域和場景的測試需求。