三值T門組合網絡自動綜合的理論和算法

姜恩華， 姜文彬

(淮北師范大學 物理與電子信息學院， 安徽 淮北 235000)

0 引 言

隨著集成電路工藝特征尺寸的縮小和芯片中器件面積的減小，電路布線所占面積增大. 多值邏輯電路因攜帶的信息密度較高，可減少電路連線，節省芯片面積. 因此，研究多值邏輯電路與系統設計具有重要意義. 文獻[1]基于多值代數提出了用于多值數字電路設計的CMOS門通用集，并應用于四路選擇器和四值觸發器的設計與實現. 文獻[2]利用多值邏輯(四值邏輯)模代數運算，提出模4中的算術運算及其CMOS電路實現. CMOS動態三值邏輯電路[3]、納米場效應管三值邏輯門和算術運算電路[4]、納米場效應管三值全加器電路[5]、單電子晶體管(single electron transistor，SET)和MOSFET組合構成的多值邏輯電路和存儲電路[6]，受到了較多關注.目前，多值邏輯CMOS集成電路由二值CMOS集成電路實現. 文獻[7]提出了一種新的CMOS傳輸管邏輯電路和互補CMOS邏輯電路混合型的高速CMOS二值全加器電路. 三值T門是一種通用邏輯模塊(器件)，利用三值T門模塊可實現任意三值邏輯函數. 根據多值邏輯電路設計原理[8]，將三值T門電路分為閾門邏輯電路和三值邏輯信號傳輸電路兩部分. 用CMOS傳輸門可構成三值T門的信號傳輸電路部分. 閾門邏輯電路可將三值邏輯信號轉換為二值邏輯信號，并作為CMOS傳輸門的柵極信號. 基于上述原理，本文提出了三值T門模塊電路的設計，該模塊是用二值CMOS管設計的，其三值信號傳輸部分由CMOS傳輸門實現，閾值邏輯信號產生部分由互……