計算機硬件設計中EDA技術的應用分析

李卓然 延邊大學

關鍵字：計算機 硬件設計 EDA技術

1 EDA技術的主要內容與基礎特點分析

1.1 EDA技術的主要內容

在EDA還未出現時，計算機硬件的設計要經過人為形式實現集成電路的策劃、鋪線等作業。但伴隨集成線路繁雜程度的加劇，以人為力量為主的策劃形式現已不能符合作業要求。所以相關人員開始探究一種較為有效的硬件設計形式。EDA技術的出現，靈活轉變了這一狀況。其將計算機當做操縱用具，讓人們能在軟件平臺中，利用軟件化的設計形式來敘述計算機硬件。因為計算機頂替人為力量實現邏輯編制、改善、鋪線以及仿真等作業。所有流程是自動化的，可以實現對既定芯片的搭配編譯，邏輯反饋與程序下載等作業。

1.2 EDA技術的基礎特點

當代EDA技術的基礎特點是利用高級語言敘述，具備體系級仿真與綜合水平，具備開放式的現實氛圍還有各種各樣的元器件模型庫等等。硬件敘述語言錄入是EDA體系的重點錄入形式。因為當代社會電子體系規模漸漸擴充，硬件敘述語言錄入漸漸頂替了以往的原理圖錄入設計手段，其優點在于可以展開邏輯全面改善，讓設計人員在較為抽象的情況下對設計的構造與內在特點展開敘述。

2 計算機硬件設計中EDA技術的運用探究

2.1 UART的簡介

UART（貫用異步收發器），是計算機里必不可少的構成部分，其是一種段間距串行傳遞接口，可以當做下位機和微機的通信串口，來完成高效通信，依據現階段的計算機運作機制，要展開信息的互換與傳遞，然而并行信息無法直接傳輸至調節器里，而一定要通過異步傳遞才得以處理。UART便是此進程中的主要要件，其把訊息合理的輸送至調節器里，確保計算機的順利運作。

2.2 關于硬件設計

在展開硬件的設計過程中，要綜合不同性能板塊的調試作業，布置了2個按鈕錄入來展開UART的接受、復位以及傳送數據性能的開啟。

2.3 關于板塊設計

2.3.1 基礎設計構思

UART在作業中重點包括兩大環節，一個是發生，另一個則為接受。在設計過程中，要綜合模塊化的形式來展開設計。發生的進程也就是并行信息的預備時期，UART依據既定的模式，把訊息展開轉化。在此進程中主要包括時鐘訊號。而接受的進程中，即在訊號轉變成RXD串行訊號之后，轉變成調節器所需的并行信息訊號。在總體進程中，因為當地時鐘訊號和UART的時鐘訊號會出現一些誤差與滯后。如果此種誤差出現連續性的累積時，會形成接受差錯，讓UARD的性能無法正常完成。所以，在展開設計是，要利用一個遠大于波特率的當地時鐘訊號對錄入訊號RXD逐漸采集，來確保作業進程中UARTDE發生與接受頻率相同。

2.3.2 設計奇偶校驗位發生器板塊

所謂奇偶校驗，其具體是一種驗證代碼傳遞精準性的方式，以確保串行信息的正確性。運用EDA技術設計UART奇偶校驗位發生器時，要綜合以下幾方面考慮：首先，此板塊可以履行奇偶驗證準則，合理的挑選數據，進而完成系統二進制數據和錄入的串行數據校驗位的科學對比，明確錄入的精準性。其次，是此板塊一定要符合計算機性能的連續延伸性。在計算機作業中，會出現不可靠的并行校驗位的加入。此板塊要在后續界定的準則前提下展開校驗位的添加。針對已策劃完畢的奇偶校驗位發生器板塊利用EDA用具mos-elsim12.0展開性能的效仿，對最終結果展開細致的剖析，以此保證所有想要的性能均能獲得，對出現的區域實施展開改良。

2.3.3 設計波特率發生器板塊

這一板塊的重點性能便是可依據既定的波特率與時鐘的頻率來運算相應波特分頻因子。所謂分頻因子是指分頻數。針對波特率發生器的指數通常在現場可編程門陣列完成時幾乎是不變的。然而一旦其開始轉變時，波特發生器的指數便要出現變化。在UART里利用的是單獨的芯片，提升波特率轉變的難度，這時利用相關接口來完成比特率的改變。在利用硬件敘述語言的VDHL或是Verilog HDL便可完成UART單獨芯片的波特率轉變。這便無需利用接下來的接口增設來變化指數，同樣也就降低了調節與設計的困難。在此發生器分頻過程中，波特時鐘和分頻時鐘的頻率比例控制在1：16，訊號采集的精準性將隨之提升，讓發生與接收位置在相同頻率中。

3 結束語

此種形式讓計算機的硬件設計更加生動形象、一目了然，改善了無法及時察覺電路設計問題的狀況。