100GSR4并行光模塊光電子集成封裝的研究

楊松 李佼洋 蔡志崗

關(guān)鍵詞： 并行光模塊; 光電子集成; COB封裝; 芯片Bonding; 100G SR4; 有源耦合

中圖分類號： TN15?34 ? ? ? ? ? ? ? ? ? ? ? ? ?文獻(xiàn)標(biāo)識碼： A ? ? ? ? ? ? ? ? ? ? ? ? ? 文章編號： 1004?373X（2019）03?0152?05

Abstract： The wavelength of 100G SR4 parallel optical transceiver is 850 nm， and its single?channel transmission rate is 25 Gb/s. The 4?channel VCSEL emitting light is used in transmitting end， and the 4?channel PD receiving light is used in receiving end. An optoelectronic integrated packaging method used in 100G SR4 parallel optical transceiver is proposed， that is COB （chip on board） light bending active coupling packaging technique. The technology of COB light bending active coupling packaging is discussed emphatically， and the influence of the Bonding is analyzed. The100G SR4 parallel optical transceiver designed by this technique method has the advantages of high coupling efficiency， low cost and easy realization.

Keywords： parallel optical transceiver; optoelectronic integration; COB packaging; chip Bonding;100G SR4; active coupling

0 ?引 ?言

近年來，隨著電子商務(wù)、高清傳輸、云計算和個人存儲等業(yè)務(wù)的迅猛發(fā)展，對數(shù)據(jù)傳輸帶寬的需求越來越高，光纖通信作為大批量數(shù)據(jù)傳輸?shù)淖罴堰x擇，可通過提高傳輸速率和采用復(fù)用技術(shù)等各種方法提高傳輸帶寬。早在2000年就已經(jīng)推出了32×2.5 Gb/s DWDM（密集波分復(fù)用）系統(tǒng)，研制8×10 Gb/s DWDM系統(tǒng)及32×10 Gb/s DWDM系統(tǒng)[1]。現(xiàn)在，100 Gb/s傳輸速率的端口已經(jīng)開始應(yīng)用于數(shù)據(jù)交換設(shè)備中。各運營商、電子商務(wù)平臺、互聯(lián)網(wǎng)業(yè)務(wù)公司和大型企業(yè)等積極建設(shè)數(shù)據(jù)中心，實現(xiàn)數(shù)據(jù)業(yè)務(wù)的集中處理、分析和存儲。數(shù)據(jù)中心內(nèi)部和接入網(wǎng)下行端口對于短距離傳輸需求非常高，并行光收發(fā)模塊作為高速、大容量光傳輸?shù)募夹g(shù)方案之一，具有傳輸速率高、技術(shù)成熟和成本低等優(yōu)勢，廣泛應(yīng)用于數(shù)據(jù)中心和數(shù)據(jù)通信接入網(wǎng)，擁有巨大的市場前景。

傳統(tǒng)的單路10 Gb/s或25 Gb/s速率的光模塊采用SFP（Small Form?factor Pluggable，小型可插拔）封裝外殼，尺寸[2]為56.5 mm×13.4 mm×8.5 mm，將電子芯片和TO（Through?hole）封裝的光發(fā)射、接收組件焊接到PCB板上組成具有收發(fā)功能的光電轉(zhuǎn)換模塊。100 Gb/s的光模塊主要采用QSFP（Quad Small Form?factor Pluggable）封裝外殼，尺寸為76.4 mm×18.35 mm×8.5 mm， 具有4路25 Gb/s的信號傳輸通道[3]。如果采用傳統(tǒng)設(shè)計SFP的方法將電子芯片和分立的光組件焊接到PCB板上設(shè)計100G SR4，將4組電子芯片和光組件一起焊接到PCB板上，不考慮單路速率的增加帶來空間增加的影響，就需要4倍左右SFP大小的空間。但是QSFP只是稍微比SFP的尺寸大，因而，100 Gb/s的光模塊采用傳統(tǒng)的設(shè)計方案不能做到QSFP小型化外殼封裝。

要解決并行光模塊的設(shè)計，需考慮光電子集成封裝的方法。光電子集成封裝是將光器件和電子裸芯片一起集成在一個小空間內(nèi)，要實現(xiàn)集成封裝，需要考慮封裝的可實現(xiàn)性，以找到一種適合光電混合封裝的方法。

對于并行光模塊集成封裝，一些廠家采用將光電集成器件置于軟板上面，通過軟板與PCB連接的電折彎方法，這種技術(shù)借鑒了倒裝工藝芯片（Flip Chip）封裝技術(shù)。Flip Chip封裝技術(shù)以各種焊料的裸芯片面朝下放置在相應(yīng)的PCB焊盤上，通常使用特殊設(shè)備從晶圓片中取出芯片，將其倒轉(zhuǎn)并放置在小Waffle Pack中[4]。Flip Chip封裝技術(shù)更加提高了引腳封裝密度，使引腳與焊盤之間的連接更加短，有利于減少高速信號連接產(chǎn)生的寄生參數(shù)等信號完整性問題的影響。但是可靠性檢查比較復(fù)雜，只能借助X光或超聲原理進(jìn)行檢查，工藝操作復(fù)雜度、難度和精度都要求很高，需要較高的工藝技術(shù)積累。而且Flip Chip封裝夾具的制作精度要求比較高，要實現(xiàn)并行光模塊光電子集成封裝問題還得解決高精度夾具和工藝設(shè)備的問題，同時對自動控制和圖像識別技術(shù)的依賴也較高。

并行多通道光器件和電芯片的集成封裝決定了100G SR4并行光收發(fā)模塊研發(fā)的成敗。在本文設(shè)計方案中，采用COB（Chip On Board）封裝技術(shù)，通過粘膠劑或焊料將晶片直接粘貼到PCB板上，與引線鍵合實現(xiàn)晶片與PCB板間互連互通實現(xiàn)器件封裝。COB封裝可以較大地提高封裝引腳密度。同時，基于COB封裝技術(shù)，為了提高耦合效率，采用光折彎技術(shù)，實現(xiàn)光纖耦合;在具體的耦合過程中采用有源耦合的方法降低成本，提高耦合準(zhǔn)確度;整個封裝技術(shù)的工藝操作簡單，不需要投入其他高精度封裝的夾具和工藝設(shè)備。將這種基于并行光模塊的封裝技術(shù)稱為COB光折彎有源耦合封裝技術(shù)。

1 ?100G SR4并行光模塊

SR4并行光模塊主要應(yīng)用于數(shù)據(jù)中心內(nèi)部交換機與交換機之間、交換機與存儲器之間短距離的互連。光互連論壇（Optical Internetworking Forum，OIF）VSR?5[5?6]主要針對 SR4光互連制定了接口標(biāo)準(zhǔn)。IEEE Std 802.3bmTM [7]定義了以太網(wǎng)100G Base?SR4傳輸?shù)闹笜?biāo)要求。

100G SR4并行光模塊采用850 nm波長，單路25 Gb/s的傳輸速率，發(fā)射端使用4路VCSEL（Vertical Cavity Surface Emitting Laser，垂直腔面發(fā)射激光器）發(fā)射光，接收端使用4路PD（Photo?Diode，光電二極管）接收光。

根據(jù)SR4并行光傳輸要求，在QSFP等光模塊封裝中實現(xiàn)4路25 Gb/s信號的光電轉(zhuǎn)換，進(jìn)而實現(xiàn)4路光信號的并行傳輸。并行光模塊包含的光電器件有4路VCSEL陣列、4路PD陣列、發(fā)射VCSEL驅(qū)動芯片、接收TIA/LA（Trans?Impedance Limiting Amplifier）芯片。對于單路25 Gb/s的高速傳輸，為提高信號質(zhì)量，VCSEL驅(qū)動和TIA/LA芯片都需要集成CDR（Clock Data Recovery）功能。

典型的并行光模塊組成示意圖如圖1所示，在發(fā)射端，發(fā)射驅(qū)動芯片驅(qū)動VCSEL陣列，將電信號調(diào)制到光信號中并耦合進(jìn)光纖傳輸，實現(xiàn)電?光轉(zhuǎn)換。在接收端，將光纖傳輸?shù)墓怦詈系絇D陣列轉(zhuǎn)換成電流信號，電流信號經(jīng)TIA/LA放大處理，解調(diào)出攜帶信息的差分電信號，實現(xiàn)光?電轉(zhuǎn)換。MCU實現(xiàn)控制、數(shù)據(jù)存儲、協(xié)議功能和信號監(jiān)控等功能;同時，MCU也與耦合控制機臺組成閉環(huán)的有源耦合控制回路，為COB封裝提供有源耦合的軟硬件技術(shù)支持。MCU與TIA/LA和VCSEL驅(qū)動芯片之前通過I2C通信，TIA/LA和VCSEL驅(qū)動芯片作為從機;MCU作為I2C主機，通過MCU的GPIO端口模擬I2C實現(xiàn)[8]。

要實現(xiàn)100G SR4光模塊的光電子集成封裝，需要將圖1所示TIA/LA芯片、VCSEL驅(qū)動芯片、VCSEL陣列和PD陣列集成封裝在一個小空間內(nèi)并建立其電氣連接，通過預(yù)留接口與MCU和PCB板建立物理連接。

本文100G SR4光模塊的設(shè)計方案將此小空間直接置于PCB板上，即直接將TIA/LA芯片、VCSEL驅(qū)動芯片、VCSEL陣列和PD陣列一起通過焊料直接粘貼到光模塊的PCB上，顧名思義Chip on Board（板載芯片或板上芯片封裝）。VCSEL陣列與光纖、PD陣列與光纖采用透鏡實現(xiàn)光折彎的方法，將VCSEL陣列的光耦合進(jìn)光纖，將光纖傳輸?shù)墓怦詈系絇D陣列上;耦合工藝技術(shù)采用有源耦合的方式。這種工藝技術(shù)和封裝方法形成了一套完整的光電子集成封裝技術(shù)，將這種專用于并行光模塊的封裝技術(shù)稱為COB光折彎有源耦合封裝技術(shù)。

2 ?并行光模塊光電子集成封裝技術(shù)——COB光折彎有源耦合封裝技術(shù)

2.1 ?封裝技術(shù)方案

根據(jù)對100G SR4并行光模塊的介紹，COB光折彎有源耦合封裝技術(shù)就是將圖1所示的功能芯片集成在QSFP等小封裝空間里面。基于QSFP等封裝的小尺寸、空間有限、技術(shù)要求和成本的控制，傳統(tǒng)的光器件封裝模式不能匹配并行光模塊的設(shè)計。本文提出的COB光折彎有源耦合封裝技術(shù)可解決并行光模塊光電子集成封裝的設(shè)計和制造問題。

100G SR4并行光模塊的COB光折彎有源耦合封裝技術(shù)是將光芯片、電子芯片和光波導(dǎo)LENS組成一個整體，一起集成在一塊PCB板上，并通過PCB板上的MCU控制，實現(xiàn)并行光模塊的光電轉(zhuǎn)換和光傳輸功能。基于VCSEL驅(qū)動芯片、TIA/LA放大芯片和MCU設(shè)計的電路作用于光器件實現(xiàn)光電轉(zhuǎn)換功能，光波導(dǎo)LENS器件將VCSEL發(fā)射的光耦合進(jìn)光纖和將光纖傳輸?shù)墓怦詈系絇D上。

為降低光纖耦合的精度，VCSEL和PD擬采用陣列的形式，如果是單個VCSEL和PD，需要逐個對器件進(jìn)行定位，增加4倍的定位和耦合精度要求。VCSEL驅(qū)動和TIA/LA芯片也需要采用陣列芯片，并且需要未封裝的裸芯片，因為4路分立的電芯片集中放置在QSFP封裝的PCB上，空間有限，如果將陣列芯片做成表貼的QFN（Quad Flat No?leadPackage，方形扁平無引腳封裝）等芯片小封裝形式，也已經(jīng)超出了PCB尺寸范圍，因而需要通過Die Bond和Wire Bond操作將裸芯片Die與PCB電路、光芯片通過金絲建立起電氣連接。

由于VCSEL是垂直發(fā)光，發(fā)光方向與光纖垂直，將光耦合進(jìn)光纖的光波導(dǎo)的實現(xiàn)方法有多種，本文采用LENS陣列實現(xiàn)光折彎的光纖耦合。LENS陣列的設(shè)計考慮匹配標(biāo)準(zhǔn)的MPO/MTP陣列光纖，將LENS的光接口設(shè)計成能與MT插芯直接連接的接口，基于全反射原理，根據(jù)光芯片光發(fā)射角和光敏面等參數(shù)設(shè)計符合要求的LENS陣列。LENS陣列中LENS之間的間距參考標(biāo)準(zhǔn)MT插芯中光纖的間距，設(shè)計為250 μm，有利于與MT插芯或者M(jìn)PO接口的光纖連接，不需要再做接口轉(zhuǎn)換。相應(yīng)地，光芯片也采用間距為250 μm的VCSEL和PD芯片陣列，剛好和LENS的間距匹配，這樣可進(jìn)一步降低耦合精度要求，通過LENS的聚焦實現(xiàn)光折彎，提高光的耦合效率。

2.2 ?封裝工藝流程

確定了技術(shù)方案和關(guān)鍵參數(shù)，接下來將介紹如何實現(xiàn)COB光折彎有源耦合封裝。

并行光模塊COB光折彎有源耦合封裝技術(shù)工藝流程如圖2所示。在進(jìn)行COB封裝前，需要清洗已貼好電子元器件的PCBA（PCBA為已貼好電阻和電容等電子元器件的PCB），以避免PCB上的綠油和灰塵等附著物對Bonding的影響，進(jìn)而影響合格率和產(chǎn)品性能，為了不損壞PCBA，最好使用等離子清洗機清洗。

清洗好PCBA后，接下來將進(jìn)行Bonding的操作，借助Bonding設(shè)備將光電子芯片與PCB上的焊盤連接起來，形成一個具有完整電氣性能的系統(tǒng)。Bonding的工藝操作主要是定位貼片和打線。首先需要進(jìn)行定位的貼片操作為Die Bond，先在PCB需要貼片的位置上敷好銀漿，然后將芯片定位在需要貼片的位置，光芯片定位的好壞會直接影響光耦合效果。根據(jù)實驗和分析，一般精度要求是3～5 μm。貼好片后需要熱固化處理來固定芯片，為防止在高溫下氧化反應(yīng)影響芯片功能，一般采用真空充氮氣熱固化的方法。根據(jù)銀漿熱固化的時間要求決定烘烤時間，烘烤后取出PCBA進(jìn)行Wire Bond操作，將光電芯片焊盤與PCB焊盤用金絲連接起來。打線的好壞會影響產(chǎn)品的高速信號傳輸性能，進(jìn)而導(dǎo)致產(chǎn)品的誤碼率提高或者發(fā)射傳輸信號質(zhì)量問題。因為Bonding操作是整個封裝技術(shù)的基礎(chǔ)，下一節(jié)將會重點討論。

接下來將對已經(jīng)打好金線的PCBA進(jìn)行光纖耦合。如前所述，在發(fā)射端，VCSEL激光器發(fā)射出來的光耦合到光纖中;在接收端，經(jīng)光纖傳輸?shù)墓怦詈系絇D器件的光敏面上。

本文采用有源耦合的方式實現(xiàn)光纖耦合，有源耦合示意圖如圖3所示。由于利用LENS實現(xiàn)光折彎，光纖與LENS采用標(biāo)準(zhǔn)MT接口，可直接連接，因而光纖耦合轉(zhuǎn)變成VCSEL和PD陣列與LENS之間的耦合。有源耦合的機理是利用光模塊MCU與耦合控制主板的通信形成閉環(huán)控制，耦合主板從光模塊獲取發(fā)射光功率和接收光功率的量化指標(biāo)，根據(jù)量化指標(biāo)通過步進(jìn)電機控制六維調(diào)節(jié)架調(diào)節(jié)LENS的位置，進(jìn)而實現(xiàn)LENS與VCSEL和PD陣列的對中耦合。相比較需要借助圖像識別技術(shù)的無源耦合方法，本文有源耦合方法工藝操作簡單，而且耦合控制主板也是基于MCU控制，容易開發(fā)，無需投入精密控制的設(shè)備，具有制造成本低的優(yōu)勢。

LENS的位置確定后，通過紫外膠將LENS固定好，然后對耦合好的光電器件做密封處理。

采用COB光折彎有源耦合封裝技術(shù)設(shè)計的100G SR4并行光模塊設(shè)計效果圖如圖4所示。

2.3 ?性能指標(biāo)測試

最后對封裝好的光模塊性能指標(biāo)進(jìn)行測試，以判斷是否符合要求。衡量光傳輸系統(tǒng)性能是否達(dá)標(biāo)和優(yōu)劣，需要對發(fā)送機和接收機分別進(jìn)行測量，發(fā)送機主要測量平均光功率和消光比組成的眼圖指標(biāo)，接收機主要測量接收機的靈敏度[9]。根據(jù)實驗測試，采用上述提出的COB光折彎有源耦合封裝技術(shù)生產(chǎn)制造的100G SR4光模塊眼圖Margin達(dá)到30%左右，光纖耦合效率可達(dá)60%以上，發(fā)射光功率可達(dá)800 μW以上。接收端靈敏度為[-12] dBm左右，滿足100G SR4光模塊的傳輸指標(biāo)要求。

3 ?COB光折彎有源耦合封裝芯片Bonding工藝分析

在COB光折彎有源耦合封裝技術(shù)的工藝流程中，Bonding是極其重要的環(huán)節(jié)，分為Die Bond和Wire Bond。前面提到，芯片定位和打線很重要，結(jié)果將直接影響產(chǎn)品性能。圖5所示是本文設(shè)計的金線Bonding示意圖。

在Die Bond的操作中，需要匹配LENS的8個（發(fā)射4個，接收4個）傳輸通道，所以VCSEL和PD陣列的定位很重要。如果定位不好，就會出現(xiàn)耦合效率不高或者個別通道耦合效率不高的問題。為做好Die Bond中芯片定位的操作，需要在設(shè)計中綜合考慮。首先，采用VCSEL和PD陣列芯片，以降低調(diào)節(jié)精度要求;其次，為提高定位速度，在PCB設(shè)計時通過預(yù)留參考點的方法協(xié)助芯片定位，如預(yù)留PCB光繪點作為定位參考，方便人工或機器識別大致位置;再借助Die Bond設(shè)備做精準(zhǔn)定位。

Wire Bond操作中，打線的質(zhì)量直接影響產(chǎn)品的高速傳輸性能。對于非高速連接線，滿足一般的電氣連接可靠性就足夠了，但是對于高速傳輸?shù)男盘柧€，打線的好壞對產(chǎn)品性能的影響非常大，不能僅僅滿足連通的要求，還需要考慮不等長、非等距和焊盤不均勻帶來的寄生參數(shù)的影響[10]。

Wire Bond有球焊和壓焊兩種工藝。球焊操作相對容易，對PCB焊盤的連接要求也低，金線弧度較好控制，但是焊點較大，容易帶來寄生參數(shù)影響。壓焊的焊點相對小，但是操作難度高，對焊盤的要求也相對高，如果焊盤粗糙程度不夠會經(jīng)常導(dǎo)致脫焊的情況。綜合PCB制作工藝，PCB焊盤制作建議采用鎳鈀金的沉金工藝。

理想情況下，同一對差分線的兩條線在適當(dāng)?shù)幕《认缕叫械乳L，但為了降低通道串?dāng)_的影響，每一對差分線之間的金線盡可能不平行走線;焊點盡可能小，避免寄生參數(shù)和反射的影響。實際操作中可調(diào)整Bonding設(shè)備的超聲功率、線尾巴長度和壓力大小等參數(shù)，確保焊點小而牢固。綜合考慮，對于傳輸高速信號的金線建議采用壓焊的技術(shù)，尤其對于單路25 Gb/s的速率，球焊比壓焊帶來的寄生參數(shù)影響要大得多。

經(jīng)過試驗，采用陣列芯片和PCB參考點設(shè)計可降低Die Bond精度控制和定位的難度;Wire Bond操作盡量降低金線的長度，保證差分線等長，對于25 Gb/s的速率，使用壓焊可降低信號線的寄生參數(shù)影響，確保高速傳輸?shù)男盘栙|(zhì)量。

4 ?結(jié) ?語

本文提出采用COB光折彎有源耦合封裝技術(shù)的100G SR4并行光模塊的設(shè)計方案;介紹了光電子集成封裝技術(shù)的工藝流程和關(guān)鍵實施方案，Chip On Board利用光折彎實現(xiàn)光耦合到光纖和采用有源耦合的技術(shù)方法;討論了在工藝流程實施中Bonding的影響，并提出Die Bond和Wire Bond的建議。根據(jù)實驗結(jié)果，COB光折彎有源耦合封裝技術(shù)是一種非常適合并行光模塊的集成封裝方法，具有耦合效率高、成本低和易實現(xiàn)的優(yōu)點。

隨著數(shù)據(jù)中心光互連產(chǎn)品需求的逐漸增多，這種性價比較高的光電子集成封裝方法將廣泛應(yīng)用到并行光模塊產(chǎn)品的批量制造以及其他系列的光互連產(chǎn)品中。相信經(jīng)過不斷的工藝改進(jìn)和研究，并行光模塊的光電子集成封裝工藝技術(shù)將越來越成熟。

參考文獻(xiàn)

[1] 王海潼，孟杰.對光纖通信現(xiàn)狀與未來的思考[J].現(xiàn)代電子技術(shù)，2003，26（16）：5?7.

WANG Haitong， MENG Jie. Thinking of present and future of optical fiber communication [J]. Modern electronics technique， 2003， 26（16）： 5?7.

[2] Agilent Technologies， Blaze Network Products， E2O Communications， Inc.， et al. Small form?factor pluggable （SFP） transceiver multisource agreement （MSA） [EB/OL]. [2000?09?14]. https：//www.baidu.com/link？url=vSNWdXdnkA8LXoS?dzsVOi

[Jaqsh4alcCAGj9NnZSHM9pfI_p7uTJTGbsIPmTxK93Z_ET1iDeM?][l_n7 YoZbLt 4fNpcUQ05 AgekDKzClhiN7 u&wd = &eqid = 8a?]

7076730000e65a000000035c04e286.

[3] SFF Committee. SFF?8665 QSFP+ 28 Gb/s 4X pluggable transceiver solution （QSFP28） [S]. US： SFF Committee， 2013.

[4] 鮮飛.先進(jìn)芯片封裝技術(shù)[R].武漢：烽火通信科技股份有限公司，2013.

XIAN Fei. Advanced chip packaging technology [R]. Wuhan： FiberHome， 2013.

[5] Optical Internetworking Committee. OIF?VSR5?01.0 very short reach interface level 5 （VSR?5）： SONET/SDH OC?768 interface for very short reach （VSR） applications [S]. US： Optical Internetworking Forum， 2002.

[6] Optical Internetworking Committee. OIF?SFI5?02.0 serdes fra?mer interface level 5 phase 2 （SFI?5.2）： implementation agreement for 40 Gb/s interface for physical layer devices [S]. US： Optical Internetworking Forum， 2006.

[7] IEEE Committee. Part3： carrier sense multiple access with collision detection （CSMA/CD） access method and physical layer specifications; amendment 3： physical layer specifications and management parameters for 40 Gb/s and 100 Gb/s operation over fiber optic cables [S]. US： IEEE Committee， 2015.

[8] 吳瑋，胡必春，張敏明.I2C總線驅(qū)動在嵌入式系統(tǒng)中的兩種實現(xiàn)[J].現(xiàn)代電子技術(shù)，2007，30（8）：56?58.

WU Wei， HU Bichun， ZHANG Minming. Two implementations of I2C bus driving in embedded systems [J]. Modern electronics technique， 2007， 30（8）： 56?58.

[9] 丁喆，劉增基.光纖通信的測量技術(shù)[J].現(xiàn)代電子技術(shù)，2004，27（6）：79?80.

DING Zhe， LIU Zengji. Measurement technology of optical fiber communication [J]. Modern electronics technique， 2004， 27（6）： 79?80.

[10] BOGATIN E.信號完整性分析[M].北京：電子工業(yè)出版社，2011.

BOGATIN E. Signal integrity： simplified [M]. Beijing： Publishing House of Electronics Industry， 2011.