關(guān)于超低功耗集成電路技術(shù)的分析

朱 瑞

（成都師范學(xué)院，成都 611130）

集成電路具有超強(qiáng)的信息處理功能，屬于電子科技領(lǐng)域的重要研究成果，正不斷發(fā)揮其作用，而集成電路能耗也隨之提高。由于現(xiàn)有技術(shù)并不成熟，在進(jìn)行集成電路的設(shè)計(jì)時(shí)，技術(shù)人員只能在低耗能與高功能之間做出選擇，這對(duì)充分發(fā)揮集成電路能力造成了一定的制約。為有效解決此問(wèn)題，應(yīng)探究集成電路超低功耗技術(shù)，提出適當(dāng)方法。

1 超低功耗集成電路概念

1.1 超低功耗集成電路技術(shù)重要性

自21 世紀(jì)，電子信息行業(yè)發(fā)展十分突出，種類(lèi)與功能越來(lái)越多，如電視、DVD 計(jì)算機(jī)等，而這些高新產(chǎn)品的研發(fā)則不能離開(kāi)集成電路的支撐，產(chǎn)品的存儲(chǔ)空間、尺寸、荷載等與集成電路性能息息相關(guān)。因此，若要進(jìn)一步發(fā)展高新產(chǎn)品，就需要控制器件外部尺寸，縮短?hào)砰L(zhǎng)，從微米計(jì)量轉(zhuǎn)變成納米計(jì)量，此種質(zhì)的飛越才能實(shí)現(xiàn)企業(yè)的創(chuàng)新發(fā)展，為人們提供更加豐富的產(chǎn)品，推動(dòng)科技發(fā)展的步伐。在新形勢(shì)下，對(duì)于集成電路的研究逐漸向超低功耗發(fā)展，可以讓電池容量不變的同時(shí)增加使用時(shí)間，不會(huì)對(duì)功能的正常運(yùn)行造成影響[1]。

1.2 超低功耗集成電路技術(shù)概念

集成電路是可以在電子設(shè)備中使用的微型電子零件，具有連接系統(tǒng)中電容、晶體管、電阻并將其在一塊介質(zhì)模塊上固定的作用，讓電路系統(tǒng)電路板零件成為一個(gè)整體，降低電子元件的體積同時(shí)減少能量消耗，間接將整體電子元件智能化運(yùn)行提高。通常在電路板中使用集成電路，主要是其具有體積小、耗能低，最大程度提升性能、成本低廉、可大規(guī)模生產(chǎn)的優(yōu)點(diǎn)。而功耗則是電子設(shè)備在運(yùn)行中出現(xiàn)輸入與輸入功率的差值，即電子設(shè)備運(yùn)行中損耗的功率。集成電路出現(xiàn)的功耗原因眾多，如線(xiàn)路設(shè)置、基底技術(shù)、電壓、內(nèi)外環(huán)境等，都會(huì)對(duì)系統(tǒng)功率消耗造成影響，常見(jiàn)功耗為電路元件與負(fù)載器件，相互之間產(chǎn)生阻抗功耗，還有工作中電流與電壓乘積包含偏置電流與漏電流，最大消耗則是內(nèi)外電容充放電過(guò)程給予狀態(tài)轉(zhuǎn)移過(guò)程，散熱導(dǎo)致的電能消耗。由于電子元件排列密集，功耗降低則成為急需解決的難題。超低功耗是指集成電路在上述基礎(chǔ)上將系統(tǒng)耗能降到最低，需要從電路材質(zhì)、硬件設(shè)計(jì)、元件排列等合理選取[2]。

2 超低功耗集成電路技術(shù)設(shè)計(jì)

2.1 應(yīng)用技術(shù)

2.1.1 材料

電子器件載流子遷移率與開(kāi)態(tài)電流成正相關(guān)，使用具有高遷移率的材料可以有效將電子器件開(kāi)態(tài)電流提升，其對(duì)于實(shí)現(xiàn)超低能耗的集成電路具有重要作用。提高開(kāi)態(tài)電流表明可以應(yīng)用閥值更高的電壓，得到同等驅(qū)動(dòng)電流；另外更高電壓也能將關(guān)態(tài)漏電情況降低，顯著減少電路靜態(tài)消耗。集成電路可通過(guò)降低工作電壓實(shí)現(xiàn)能耗的降低。高遷移率材料屬于溝道材料，目前采用鍺作為溝道PMOSFET材料，溝道NMOSFET 材料為化合物半導(dǎo)體材料，具有高電子遷移率。

2.1.2 技術(shù)

動(dòng)態(tài)功耗優(yōu)化，通過(guò)對(duì)功耗分析可以了解動(dòng)態(tài)功耗與時(shí)鐘頻率呈正比，時(shí)鐘頻率的降低則可以將動(dòng)態(tài)功耗降低，以任務(wù)動(dòng)態(tài)需求對(duì)時(shí)鐘頻率調(diào)整的方法較為常見(jiàn)，并不會(huì)將本身計(jì)算消耗量降低，只會(huì)將單位時(shí)間中功耗減少。而時(shí)鐘屏蔽技術(shù)則可以執(zhí)行任務(wù)時(shí)階段性屏蔽時(shí)鐘信號(hào)，對(duì)時(shí)鐘通路進(jìn)行控制，決定數(shù)據(jù)是否輸入寄存器，高頻時(shí)鐘導(dǎo)致模塊消耗更多功率，可通過(guò)單元分析關(guān)閉、開(kāi)啟頻率，相似開(kāi)啟模式單元由同一門(mén)控制。還可以利用縮小器件MOSFETq 特征尺寸與降低柵氧化層物力厚度增加?xùn)烹娏髦担黾恿诵闺娏髁浚梢岳酶逰/金屬柵技術(shù)解決此種問(wèn)題，降低電子器件時(shí)，將器件EOT 減少，從而避免電子器件發(fā)生短溝道效應(yīng)，有效進(jìn)行溝道控制[3]。如果柵氧化層厚度低于3.0mm，則更加凸顯隧穿效應(yīng)，提升柵電流的增加幅度。使用高K 材料制作柵介質(zhì)，不僅能夠降低EOT的時(shí)候保證柵介質(zhì)處于最大厚度值，還能避免隧穿電流的出現(xiàn)。

2.1.3 器件

泄漏電流主要取決于亞閾值斜率，常溫情況下器件MOS 亞閾值斜率60Mv/dec 為極限值，納米尺度電子器件出現(xiàn)泄漏消耗功率的問(wèn)題正是由于極限值小。通過(guò)研究器件超低亞閾值斜率集中于隧穿效應(yīng)懸柵器件MOSFET 與晶體管，兩者均為量子力學(xué)隧穿與靜電力學(xué)技術(shù)導(dǎo)通器件，可以將亞閾值斜率極限突破，降低靜態(tài)功耗電子器件，并且還能使用超低工作電壓，對(duì)于集成電路超低功耗的研究具有重要作用；另外，還可以使用閾值電壓調(diào)整基數(shù)減小漏電流情況，將電壓CMOS 管開(kāi)啟，利用離子注入法改變開(kāi)啟電壓，在單元空閑時(shí)將供電電壓關(guān)閉，為每個(gè)電路門(mén)提供休眠晶體管，不過(guò)此種方法盡管可以實(shí)現(xiàn)低功耗漏電流管理，但其具有降低電路性能的缺陷。

2.2 超低功耗集成電路優(yōu)化措施

2.2.1 選取合適材料

集成電路功耗的降低已經(jīng)成為集成電路發(fā)展的重點(diǎn)，影響著集成電路功能的充分發(fā)揮。所以，想要將集成電路功耗降低，首先就是對(duì)電路材料的選擇，其對(duì)集成電路的功耗控制具有重要作用。工作人員選擇電路材料的過(guò)程中，需要遵循以下幾點(diǎn)：一是對(duì)不同電路材料的功耗進(jìn)行測(cè)試，總結(jié)材料功耗數(shù)據(jù)；二是多種材料中選擇最低功耗材料，并將其應(yīng)用到集成電路之中試運(yùn)行，以此評(píng)估電路材料應(yīng)用的運(yùn)行效果，以實(shí)際效果為依據(jù)調(diào)整優(yōu)化方案，從而實(shí)現(xiàn)超低功耗的集成電路設(shè)計(jì)。

2.2.2 電源硬件設(shè)計(jì)

集成電路功耗與電源控制也是重點(diǎn)之一，運(yùn)行集成電路時(shí)，若是電路系統(tǒng)電壓過(guò)高，達(dá)到一定限值則會(huì)增加電路的功耗，實(shí)際應(yīng)用中集成電路工作電壓經(jīng)常處于較低值狀態(tài)，以此保證能源消耗較小。如集成電路芯片核定電壓為0.85V，若是運(yùn)行中電壓比核定電壓高，則系統(tǒng)電路必定會(huì)增加能耗，所以超低功耗集成電路設(shè)計(jì)中也可以選擇控制輸入集成電路的電壓減少能耗，可以利用動(dòng)態(tài)電源供電或額定電壓的方式[4]。在不同層次離散頻率上可以實(shí)現(xiàn)動(dòng)態(tài)電壓調(diào)節(jié)，程序則依據(jù)負(fù)載需求調(diào)節(jié)電壓值。目前主要有兩種調(diào)節(jié)電壓的方式：一是FLAT、AVGN、PEAK、PAST 基于間隔算法；二是以任務(wù)為算法，DVS 任務(wù)算法，可以以截止時(shí)間與計(jì)算速度不同區(qū)域的關(guān)系，實(shí)現(xiàn)程序若干領(lǐng)域的分類(lèi)運(yùn)行，各自?xún)?yōu)化目標(biāo)電壓[5]。

2.2.3 內(nèi)部元件排序

集成電路屬于整體電路的一部分，利用正確的排列組合方式能減少元件運(yùn)行的消耗，從而實(shí)現(xiàn)超低耗集成電路的設(shè)計(jì)。

2.2.4 優(yōu)化能耗控制

系統(tǒng)程序設(shè)計(jì)為集成電路中能耗消耗的一方面，所以設(shè)計(jì)過(guò)程中，需要進(jìn)行科學(xué)的系統(tǒng)軟件管理，對(duì)于集成電路硬件設(shè)計(jì)的特點(diǎn)及需求把控良好，要其在系統(tǒng)運(yùn)行停止后，電路也應(yīng)當(dāng)進(jìn)入到休眠狀態(tài)中，控制電能的消耗。所以，設(shè)計(jì)集成電路系統(tǒng)應(yīng)當(dāng)遵循“運(yùn)行不關(guān)閉，閑時(shí)自休眠”的理念。對(duì)于元件的控制可以以外部電源開(kāi)關(guān)為基礎(chǔ)，有效達(dá)到控制目的，即使用外部電源控制元件的停止運(yùn)行；另外，大量設(shè)備集成電路可以將硬件用軟件替代，減小功耗。

3 超低功耗集成電路的未來(lái)發(fā)展趨勢(shì)

中國(guó)電子設(shè)備隨著科技的進(jìn)步不斷發(fā)展，設(shè)計(jì)人員在將集成電路綜合能力、功耗降低方面面臨較大的挑戰(zhàn)。所以，今后的發(fā)展過(guò)程中將會(huì)逐漸應(yīng)用納米技術(shù)，保證整體電路結(jié)構(gòu)穩(wěn)定性的同時(shí)達(dá)到內(nèi)外兼顧、超低功耗運(yùn)行。超低功耗集成電路主要以摩爾定律為基礎(chǔ)，融入各種先進(jìn)技術(shù)理念。之后的研究中設(shè)計(jì)人員還會(huì)面臨不同的轉(zhuǎn)折點(diǎn)與問(wèn)題，而超低功耗集成電路的研發(fā)由于其較好的性能特點(diǎn)會(huì)在眾多相關(guān)領(lǐng)域中應(yīng)用，如電子信息產(chǎn)業(yè)等，利用此技術(shù)可以使電子設(shè)備綜合性能提高，促進(jìn)中國(guó)電子信息的發(fā)展。

4 結(jié)束語(yǔ)

總之，超低功耗集成電路已經(jīng)成為微電子技術(shù)進(jìn)一步發(fā)展所面臨的重要難點(diǎn)，相關(guān)企業(yè)在此情況下也加大了研究力度，迫切實(shí)現(xiàn)微電子產(chǎn)業(yè)飛躍的進(jìn)步，創(chuàng)新集成電路技術(shù)，希望掌握更高質(zhì)量的生產(chǎn)技術(shù)與設(shè)計(jì)方案。因此，需要相關(guān)人員從材料選擇、元件排序、硬件設(shè)計(jì)、優(yōu)化控制等方面不斷進(jìn)行研究，從而推動(dòng)超低功耗集成電路的進(jìn)一步發(fā)展。