一種超寬帶頻率綜合器設計與實現

胡佳旺 李文杰 張貴福 楊玉彬

摘 ?要： 介紹頻率綜合器指標要求，在比較頻率合成常用方法的基礎上描述一種具有三通道輸出的小步進超寬帶頻率綜合器實現構架，推導和分析關鍵設計參數表達式，計算理論性能指標，給出各個通道的詳細實現方案。基于國產器件完成樣機設計和測試。測試結果表明該頻率綜合器具有超寬帶頻率輸出、低相位噪聲、低雜散、低諧波、細步進輸出等特點，滿足指標要求。

關鍵詞： 超寬帶頻率綜合器; 樣機設計; 實現方案; 頻率合成方法; 指標分析; 參數推導

中圖分類號： TN02?34 ? ? ? ? ? ? ? ? ? ? ? ? 文獻標識碼： A ? ? ? ? ? ? ? ? ? ? ? ? ? ?文章編號： 1004?373X（2019）13?0152?04

Design and implementation of an UWB frequency synthesizer

HU Jiawang， LI Wenjie， ZHANG Guifu， YANG Yubin

（Institute of Electronic Engineering， China Academy of Engineering Physics， Mianyang 621900， China）

Abstract： The indicator requirements of the frequency synthesizer are introduced. On the basis of the common methods of frequency synthesis， the framework of a small stepping UWB frequency synthesizer with three output channels is described. The expressions of the key design parameters ?are deduced and analyzed， and theoretical performance index is calculated. The detail implementation scheme of each channel is given. The prototype design and test were completed， which relyed on the domestic devices. The test results show that the frequency synthesizer has UWB frequency output， low phase noise， low stray， low harmonic， small stepping output， etc， which meet the indicator requirement.

Keywords： UWB frequency synthesizer; prototype design; implementation scheme; frequency synthetic method; index analysis; parameter derivation

0 ?引 ?言

頻率綜合器在現代雷達、通信和導航等領域被廣泛應用，是射頻與微波系統的關鍵部件，是影響電子系統性能的關鍵因素之一。低相位噪聲、低雜散、細步進、高穩定度、捷變頻已成為頻率合成器發展的主要趨勢。頻率合成的基本方法主要有：直接頻率合成、間接頻率合成、數字頻率合成三種。本文綜合采用以上三種基本方法實現了一款基于國產器件的超寬帶頻率綜合器。

1 ?指標及總體方案

1.1 ?主要技術指標

該頻率綜合器需要對外輸出三種跳頻信號，并具有外同步功能，其三種輸出信號的指標要求如表1所示。

1.2 ?總體構架

直接頻率合成通過對基準頻率混頻、倍頻、分頻等運算得到一系列頻點輸出，該方法主要用于產生固定數目較少的頻率輸出，其體積和功耗較大，輸出相位噪聲一般可接近理論極限值;間接頻率合成則是利用鎖相技術實現頻率合成，其輸出頻率寬頻點多，頻率步進一般較直接合成小但比數字頻率合成大，其結構簡單，相噪較直接合成差;數字頻率合成輸出頻率分辨率最高，轉換時間快，適用于生成各種波形的信號，但其輸出頻率較低。

表1 ?指標要求

基于以上三種合成基本方法，結合指標要求，頻率合成器采用以下構架實現：中控部分收到系統輸入串行頻率控制數據后，將各個通道放置到相應的頻率。I通道采用間接合成鎖相技術輸出3～6 GHz頻率范圍的信號，再采用直接合成中的分頻方式實現2.1～6 GHz全頻率范圍信號覆蓋;Ⅱ通道采用數字頻率合成DDS做參考，通過鎖相由VCO輸出3～6 GHz信號，再分頻實現2.1～6 GHz頻率覆蓋和小步進頻率要求;Ⅲ通道以50 MHz為參考，直接采用間接頻率合成的鎖相方式實現1～1.3 GHz頻率覆蓋。總體架構框圖如圖1所示。

圖1 ?總體構架框圖

2 ?設計實現及指標分析

2.1 ?Ⅰ通道設計及指標分析

I通道輸出為最小頻率步進10 MHz，鑒相器選用成都振芯公司的產品[1]GMD4156。VCO選擇中電十三所超寬帶產品，輸出頻率為3～6 GHz，對應調諧電壓1.5～18 V，故采用有源四階環路濾波器。

忽略環路濾波器噪聲，根據鎖相環相位模型[2?3]可得鎖相源輸出相位噪聲為：

圖2 ?Ⅰ通道實現簡圖

支路一對VCO信號進行二分頻，然后濾波放大，這樣鎖相環輸出4～6 GHz頻段時，Ⅰ通道可以獲得2.1～3 GHz頻段輸出，支路二和支路三采用分段濾波方式，獲得低諧波的4～6 GHz和3～4 GHz兩個頻段輸出。某一支路進行工作時對其他支路的電源進行相應控制，既可以節約功耗又能控制其他支路產生不必要的雜散和諧波。輸出變換網絡中的器件全部采用國產器件。

2.2 ?Ⅱ通道設計及指標分析

Ⅱ通道輸出頻率范圍與Ⅰ通道一致，但其輸出步進有10 MHz大步進要求也有10 Hz級別的小步進要求，用單個鑒相器通過改變分頻比難以實現。因此，Ⅱ通道采用DDS輸出做參考，再通過鎖相環的倍頻作用實現。DDS芯片采用中電58所的JDDS9910[4]，該DDS芯片工作時鐘可達1 GHz，輸出最小分辨率為0.23 Hz，近端雜散可達-80 dBc以上。由于此處使用的是DDS做參考，其相噪較晶振差，為控制最終輸出信號相噪，滿足高鑒相頻率要求，減少控制線，此處采用低噪底的高鑒相頻率的HMC698直接置位鑒相器，該芯片歸一化噪底可達-233 dBc/Hz，鑒相頻率高達1 300 MHz。

根據DDS時鐘和頻率調節字位數，可得工作在1 GHz時鐘下JDDS9910輸出的頻率分辨率為：

Ⅱ通道輸出頻率范圍和諧波要求與Ⅰ通道一致，故VCO輸出后需級聯與Ⅰ通道一致的變換網絡，這里不再贅述。Ⅱ通道實現簡圖如圖3所示。

圖3 ?Ⅱ通道實現簡圖

由于鎖相環等效窄帶濾波器，因此此處只需關注DDS近端雜散。根據JDDS9910說明書，該芯片輸出窄帶（輸出頻率±500 kHz）雜散典型值為-87 dBc，由它作參考，根據倍頻關系，計算鎖相環輸出雜散指標在DDS雜散基礎上的惡化量為：

2.3 ?Ⅲ通道設計及指標分析

根據指標要求，Ⅲ通道功分兩路輸出1～1.3 GHz信號，步進100 MHz，選擇成都振芯國產鑒相器芯片GMD4702A[7]，Ⅲ通道實現方案如圖4所示。

圖4 ?Ⅲ通道實現簡圖

在VCO輸出端，兩路信號進行衰減、放大、濾波處理。

2.4 ?電源及同步功能設計

頻率源要求電源紋波低，供電一般采用LDO以減小低頻紋波并需對開關電源的頻率進行合理設置。系統提供的15 V電源需要變換為24 V，12 V，5 V，1.8 V，3.3 V等電壓，主要采用LYM8025[8]及SW1764[9]等國產器件實現。同步功能采用圖5方案實現。外同步10 MHz信號經檢波后與門限電壓比較并輸出控制信號，當有外同步信號時，啟動同步鎖相環，并關斷晶振電源;當無外同步信號時，關斷同步鎖相環，打開50 MHz恒溫晶振電源。該晶振選用中電13所頻率穩定度為0.02 ppm的OXLN254系列產品。

圖5 ?外同步實現原理

3 ?測試結果

采用上述設計方案，基于國產器件完成該超寬帶頻率綜合器樣機，經測試該頻綜輸出電性能信號指標均達到或優于指標要求，指標與計算結果一致性較好，其Ⅰ，Ⅱ，Ⅲ通道輸出相噪噪聲分別達到了-93 dBc/Hz@ 10 kHz，-95 dBc/Hz@10 kHz和-103 dBc/Hz@10 kHz。關鍵指標測試結果如圖6所示。

圖6 ?關鍵指標測試結果

4 ?結 ?語

本文在分析基本頻率合成方法的基礎上綜合采用三種頻率合成方法，基于國產器件實現了一款超寬帶頻率綜合器，并對關鍵指標進行分析、推導和計算。樣機測試結果表明，該頻率綜合器具有超寬帶、細步進、低相噪、低雜散、低諧波等特點，符合指標要求。

參考文獻

[1] 成都振芯公司.振芯科技產品手冊[Z].成都：成都振芯科技，2017.

Chengdu Corpro technology Co.， Ltd. Corpro product manual[Z]. Chengdu： Chengdu Corpro technology Co.， Ltd， 2017.

[2] 白居憲.低噪聲頻率合成[M].西安：西安交通大學出版社，1995.

BAI Juxian. Low noise frequency synthesis[M]. Xian： Xian Jiaotong University Press， 1995.

[3] 方立軍，徐光爭，馬駿.低相噪數字鎖相間接頻率合成器的研究[J].現代雷達，2000（5）：77?82.

FANG Lijun， XU Guangzheng， MA Jun. Research on low phase noise digital phase?locked indirect frequency synthesizer[J]. Modern radar， 2000（5）： 77?82.

[4] 中電58所.JDDS9910說明書[Z].無錫：中電58所，2017.

CETC 58. JDDS9910 product manual [Z]. Wuxi： CETC 58， 2017.

[5] 陳翹.寬帶頻率源的研制[D].南京：東南大學，2015.

CHEN Qiao. Development of a Broadband Frequency Source System [D]. Nanjing： Southeast University， 2015.

[6] 王家禮，孫璐.頻率合成技術[M].西安：西安電子科技大學出版社，2000.

WANG Jiali， SUN Lu. Frequency synthesis technology [M]. Xian： Xidian University Press， 2000.

[7] 成都振芯公司.GMD4702A數據手冊[Z].成都：成都振芯科技，2017.

Chengdu Corpro technology Co.， Ltd. GMD4702A datasheet [Z]. Chengdu： Chengdu Corpro technology Co.， Ltd ， 2017.

[8] 中電24所.集成電路產品手冊[Z].重慶：中電24所，2018.

CETC 24. Integrated circuit product mannual [Z]. Wuxi： CETC 24， 2017

[9] 濟南半導體元件實驗所.厚膜混合集成電路及微電路模塊產品手冊[Z].濟南：濟南半導體元件實驗所，2017.

Jinan semiconductor research institute. Thick film hybrid integrated circuit and micro circuit module product manual [Z]. Jinan： Jinan Semiconductor Research Institute， 2017.

[10] 中國電子科技集團公司第十三研究所.集成晶體振蕩器產品手冊[Z].石家莊：中電13所，2017.

CETC 13. Integrated crystal oscillator product manual [Z]. Shijiazhuang： CETC 13，2017.

[11] 鄭繼禹，張厥盛，萬心平，等.鎖相技術[M].西安：西安電子科技大學出版社，1994.

ZHENG Jiyu， ZHANG Juesheng， WANG Xinping， et al. Phase lock technology [M]. ?Xian：Xidian University Press， 1994.

[12] 鄧賢進，李家胤，張健.C頻段頻率合成器設計[J].電訊技術，2006（3）：20?23.

DENG Xianjin， LI Jiayin， ZHANG Jian. Design of C?band frequency synthesizers [J]. Telecommunication engineering， 2006（3）： 20?23.

[13] VADIM Manassewitsch.頻率合成器原理與設計[M].3版.北京：電子工業出版社，2008.

VADIM Manassewitsch. Frequency synthesizers： theory and design（third edition） [M]. Beijing： Publishing House of Electronics Industry， 2008.