一種基于FPGA 的萬(wàn)兆以太網(wǎng)光傳輸系統(tǒng)

黃鵬飛 熊先越 中國(guó)電子科技集團(tuán)公司第三十四研究所

1 引言

現(xiàn)階段對(duì)數(shù)據(jù)傳輸及交換的帶寬需求越來(lái)越高，傳統(tǒng)的SDH 和千兆以太網(wǎng)組網(wǎng)傳輸方式已不能滿足需求。現(xiàn)根據(jù)項(xiàng)目的實(shí)際需要設(shè)計(jì)了一種設(shè)備，該設(shè)備可從4 路輸入的5Gb/s 光信號(hào)中提取出需要的數(shù)據(jù)，按路由配置重新封裝為萬(wàn)兆以太網(wǎng)格式并上光轉(zhuǎn)發(fā)給后端機(jī)房，以實(shí)現(xiàn)信號(hào)的實(shí)時(shí)傳輸和分發(fā)共享。設(shè)備采用板卡式設(shè)計(jì)，各板卡的FPGA 統(tǒng)一選用Xilinx 公司的高端XC7K325T 可編程芯片。設(shè)備具體指標(biāo)參數(shù)如下：

a)1 個(gè)4 路MPO 光輸入接口，每路速率5Gb/s；

b)輸入數(shù)據(jù)里共包含60 路寬帶信號(hào)和128 路窄帶信號(hào)，采用自定義數(shù)據(jù)包格式封裝；

c)設(shè)備輸出為48 路萬(wàn)兆網(wǎng)光信號(hào)；

d)從輸入的數(shù)據(jù)流中提取出每個(gè)通道信號(hào)的原始數(shù)據(jù)，數(shù)據(jù)根據(jù)路由要求封裝為萬(wàn)兆網(wǎng)數(shù)據(jù)包，然后通過(guò)光纖發(fā)送到后方臺(tái)位的萬(wàn)兆網(wǎng)卡；

e)設(shè)備配備一個(gè)千兆電接口，用于數(shù)據(jù)的路由配置等工作模式。

2 總體設(shè)計(jì)

設(shè)備包括數(shù)據(jù)分發(fā)單元，網(wǎng)絡(luò)發(fā)送單元和網(wǎng)絡(luò)管理單元。數(shù)據(jù)分發(fā)單元接收到4 路5Gb/s 的高速數(shù)據(jù)后進(jìn)行1：4 分發(fā)到4 個(gè)網(wǎng)絡(luò)發(fā)送單元，每個(gè)網(wǎng)絡(luò)發(fā)送單元對(duì)接收的4 路5Gbit/s 的高速數(shù)據(jù)進(jìn)行數(shù)據(jù)解析、有效數(shù)據(jù)提取、按網(wǎng)管路由配置要求對(duì)有效數(shù)據(jù)進(jìn)行10G萬(wàn)兆網(wǎng)數(shù)據(jù)封裝，再進(jìn)行接口匹配驅(qū)動(dòng)后光傳輸?shù)礁髋_(tái)位。

3 詳細(xì)設(shè)計(jì)

3.1 數(shù)據(jù)分發(fā)單元

數(shù)據(jù)分發(fā)單元為1 塊獨(dú)立板卡，采用40G QSFP 光模塊接收4路850 光信號(hào)，4 路光信號(hào)經(jīng)光/電轉(zhuǎn)換后輸入4 片1 分4 的專用時(shí)鐘數(shù)據(jù)分發(fā)芯片ADCLK925，所產(chǎn)生16 路5Gb/s 數(shù)據(jù)通過(guò)背板分別往4 個(gè)網(wǎng)絡(luò)單元分發(fā)。。

3.2 網(wǎng)絡(luò)發(fā)送單元

本設(shè)備共有4 個(gè)網(wǎng)絡(luò)發(fā)送單元，每個(gè)網(wǎng)絡(luò)發(fā)送單元包括1 個(gè)數(shù)據(jù)解析單元，12 個(gè)數(shù)據(jù)發(fā)送單元，用以實(shí)現(xiàn)48 個(gè)萬(wàn)兆網(wǎng)接口設(shè)計(jì)。在1個(gè)數(shù)據(jù)發(fā)送單元內(nèi)部包括數(shù)據(jù)配置、數(shù)據(jù)封裝和10G MAC 接口部分。

3.2.1 數(shù)據(jù)解析單元

每個(gè)數(shù)據(jù)解析單元從背板接收4 路GTX 接收數(shù)據(jù)，并根據(jù)用戶定義的幀格式解析出業(yè)務(wù)數(shù)據(jù)和相關(guān)信息，緩存至FPGA 片內(nèi)FIFO，然后將這些業(yè)務(wù)數(shù)據(jù)整合為1 路并行碼流并輸送到FPGA 內(nèi)部的數(shù)據(jù)總線上

數(shù)據(jù)總線包含總線數(shù)據(jù)有效、總線數(shù)據(jù)、總線數(shù)據(jù)字節(jié)使能、總線數(shù)據(jù)包長(zhǎng)度、總線數(shù)據(jù)編號(hào)、當(dāng)前數(shù)據(jù)包的目的IP 地址、當(dāng)前數(shù)據(jù)包的目的端口號(hào)等數(shù)據(jù)成幀信息。詳見(jiàn)表1：

表1 FPGA 內(nèi)部數(shù)據(jù)總線

3.2.2 數(shù)據(jù)發(fā)送單元

數(shù)據(jù)發(fā)送單元負(fù)責(zé)將各個(gè)通道數(shù)據(jù)根據(jù)臺(tái)位的配置要求通過(guò)萬(wàn)兆網(wǎng)口發(fā)送給后端各個(gè)臺(tái)位。數(shù)據(jù)發(fā)送單元包括數(shù)據(jù)配置單元、數(shù)據(jù)封裝單元和網(wǎng)絡(luò)接口單元。每個(gè)網(wǎng)絡(luò)發(fā)送單元包括12 個(gè)數(shù)據(jù)發(fā)送單元。

3.2.2.1 數(shù)據(jù)配置單元

每個(gè)數(shù)據(jù)配置單元從FPGA 內(nèi)部的數(shù)據(jù)總線上提取出每個(gè)信號(hào)通道的采樣數(shù)據(jù)包，根據(jù)臺(tái)位數(shù)據(jù)申請(qǐng)指令對(duì)各路采樣數(shù)據(jù)配置相應(yīng)的編號(hào)、目的IP地址和目的端口號(hào)，完成數(shù)據(jù)的源標(biāo)識(shí)和路由標(biāo)識(shí)，然后將此信息附加在數(shù)據(jù)總線上一起送至數(shù)據(jù)封裝單元。

3.2.2.2 數(shù)據(jù)封裝單元

數(shù)據(jù)封裝單元包含UDP 協(xié)議控制器模塊、IP 協(xié)議控制器模塊和以太網(wǎng)控制器模塊，其中每個(gè)模塊內(nèi)部都有相應(yīng)的數(shù)據(jù)處理控制器來(lái)控制數(shù)據(jù)的處理，以此來(lái)實(shí)現(xiàn)UDP_IP 協(xié)議棧中的各層協(xié)議的功能。各個(gè)模塊彼此處理各自的數(shù)據(jù)，模塊之間通過(guò)先進(jìn)先出 FIFO隊(duì)列來(lái)進(jìn)行數(shù)據(jù)的接收和發(fā)送，以此來(lái)實(shí)現(xiàn)各個(gè)模塊之間數(shù)據(jù)處理過(guò)程的相對(duì)獨(dú)立，同時(shí)也便于優(yōu)化結(jié)構(gòu)設(shè)計(jì)以及出錯(cuò)查找。發(fā)送數(shù)據(jù)時(shí)，在UDP 協(xié)議控制器模塊中，數(shù)據(jù)從應(yīng)用層傳輸過(guò)來(lái)后先在重發(fā)隊(duì)列里面復(fù)制一份用來(lái)作為重發(fā)的備份數(shù)據(jù)，接下來(lái)再進(jìn)行 UDP 數(shù)據(jù)頭的封裝。封裝好的數(shù)據(jù)再依次傳入IP 協(xié)議控制器和以太網(wǎng)控制器，以完成數(shù)據(jù)幀格式的封裝然后再發(fā)送到網(wǎng)絡(luò)接口單元。

3.2.2.3 網(wǎng)絡(luò)接口單元

網(wǎng)絡(luò)接口單元完成光口模塊驅(qū)動(dòng)和萬(wàn)兆網(wǎng)絡(luò)鏈路層（10G MAC）的工作，實(shí)現(xiàn)包括流量控制、CRC 校驗(yàn)等，本接口單元采用 XC7K325T 片內(nèi)的MAC IP 和PCS/PMA IP 來(lái)實(shí)現(xiàn)上述功能。

MAC 模塊從發(fā)送緩沖區(qū)讀取準(zhǔn)備發(fā)送的數(shù)據(jù)，根據(jù)802.3ae 以太網(wǎng)傳輸協(xié)議，對(duì)原始數(shù)據(jù)添加相應(yīng)的字段，包括前導(dǎo)碼、CRC（Cyclic RedundancyCode，循環(huán)冗余校驗(yàn)）校驗(yàn)和填充字段等，通過(guò)這些操作將源數(shù)據(jù)封裝為以太網(wǎng)幀。根據(jù)以太網(wǎng)XGMII 接收的時(shí)序傳輸要求，將一幀數(shù)據(jù)發(fā)送給PCS/PMA 模塊，然后經(jīng)過(guò)光口模塊的協(xié)議處理以及信號(hào)轉(zhuǎn)換，數(shù)據(jù)即可在光纖中傳輸。與此同時(shí)，一幀數(shù)據(jù)實(shí)時(shí)的狀態(tài)信息也會(huì)一并通過(guò)MAC 狀態(tài)模塊反饋給上層協(xié)議。

3.3 網(wǎng)絡(luò)管理單元

網(wǎng)絡(luò)管理單元負(fù)責(zé)與主機(jī)通信，完成主機(jī)控制指令的接收、設(shè)備狀態(tài)信息的上報(bào)。同時(shí)管理設(shè)備上數(shù)據(jù)分發(fā)板卡和網(wǎng)絡(luò)發(fā)送板卡。

a)實(shí)現(xiàn)數(shù)據(jù)的打標(biāo)、數(shù)據(jù)包封裝配置;

b)數(shù)據(jù)按編號(hào)從小到大的順序封裝；

c)支持設(shè)備的遠(yuǎn)程統(tǒng)一管理；

d)支持設(shè)備的入網(wǎng)登記、匯報(bào)；

e)支持設(shè)備自檢、復(fù)位、恢復(fù)出廠設(shè)置。

4 硬件組成：主要由背板、電源板、數(shù)據(jù)分發(fā)板、網(wǎng)絡(luò)發(fā)送板構(gòu)成。

4 結(jié)束語(yǔ)

該系統(tǒng)通過(guò)使用高端FPGA 片內(nèi)的萬(wàn)兆以太網(wǎng)IP，解決了多通道，超高速的數(shù)據(jù)的傳輸和組網(wǎng)問(wèn)題。通過(guò)網(wǎng)管功能可以選擇188 路業(yè)務(wù)數(shù)據(jù)中的任一路數(shù)據(jù)傳輸至后端48 臺(tái)位中任一臺(tái)位，系統(tǒng)操作方便靈活，提高了系統(tǒng)的傳輸效率和實(shí)用性。本系統(tǒng)已經(jīng)成功應(yīng)用于某大型無(wú)人值守項(xiàng)目中，實(shí)踐證明系統(tǒng)設(shè)計(jì)合理.運(yùn)行穩(wěn)定可靠。