關(guān)于CMOS數(shù)字電路低功耗的層次化設(shè)計(jì)分析

王勇

【摘 要】隨著科學(xué)技術(shù)的不斷進(jìn)步，芯片上已經(jīng)可以集成非常多的管子，同時(shí)電路規(guī)模也在不斷擴(kuò)大，工作效率也在不斷提升當(dāng)中。這樣就會(huì)促使芯片在實(shí)際應(yīng)用過程中的功耗不斷增長(zhǎng)，在這種背景下，低能耗已經(jīng)逐漸成為電路在設(shè)計(jì)過程中的要點(diǎn)。本文針對(duì)COMS數(shù)字電路低功耗的層次化設(shè)計(jì)進(jìn)行分析，為電路功耗的降低提供有效保障。

【關(guān)鍵詞】CMOS數(shù)字電路；低功耗；層次化設(shè)計(jì)

在當(dāng)前科學(xué)技術(shù)不斷進(jìn)步和快速發(fā)展的背景下，有很多領(lǐng)域的發(fā)展勢(shì)頭都比較良好。在這種大環(huán)境背景下，電路規(guī)模越來越大，同時(shí)計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)、無線傳感網(wǎng)絡(luò)的不斷推廣和利用，促使電路在實(shí)際應(yīng)用過程中，對(duì)其提出了更高的要求。電路在實(shí)際應(yīng)用過程中，要逐漸朝著低功耗方向發(fā)展，這也是現(xiàn)階段電路在設(shè)計(jì)過程中的新趨勢(shì)。在具體設(shè)計(jì)過程中，由于各種不同類型的抽象層次，對(duì)電路的功耗會(huì)產(chǎn)生不同程度的影響，所以在這種背景下，可以將層次化的設(shè)計(jì)方法科學(xué)合理的應(yīng)用其中，這樣有利于針對(duì)電路低功耗提出有針對(duì)性的措施。

1 CMOS數(shù)字電路低功耗

1.1漏電流功耗

在數(shù)字電路的實(shí)際應(yīng)用過程中，其本身在熱載流子方面，會(huì)受到客觀因素的影響，導(dǎo)致其出現(xiàn)漏電流的問題。導(dǎo)致這一現(xiàn)象出現(xiàn)的根本原因是由于其通過反偏二極管的用，從漏級(jí)直接流入到襯底的位置上，在整個(gè)過程中，會(huì)涉及到PMOS反偏電流等。

1.2短路功耗

在CMOS數(shù)字電路的實(shí)際應(yīng)用過程中，由于其整個(gè)規(guī)模不斷擴(kuò)大，導(dǎo)致其在實(shí)際應(yīng)用過程中，在很多方面都會(huì)受到影響，特別是短路功耗的出現(xiàn)，將會(huì)直接導(dǎo)致ZMOS的功耗無法得到有效的降低[1]。短路功耗一般是指在具體輸入切換的時(shí)候，會(huì)出現(xiàn)PMOS、NMOS兩者的同時(shí)導(dǎo)通，這樣就會(huì)在實(shí)踐中逐漸形成直流短路通路，進(jìn)而引發(fā)嚴(yán)重的功耗問題。

2 CMOS數(shù)字電路低功耗的層次化設(shè)計(jì)

2.1工藝層次

在針對(duì)CMOS數(shù)字電路低功耗進(jìn)行層次化設(shè)計(jì)的時(shí)候，要結(jié)合實(shí)際情況，從多個(gè)不同角度和環(huán)節(jié)出發(fā)，這樣不僅有利于保證層次化設(shè)計(jì)的作用充分發(fā)揮出來，而且還能夠?qū)崿F(xiàn)對(duì)數(shù)字電路低功耗的有效控制。在具體操作過程中，可以從工藝的角度出發(fā)對(duì)其進(jìn)行分析，由于考慮到低功耗技術(shù)的種類比較多，所以在選擇的時(shí)候，可以結(jié)合實(shí)際，這樣不僅有利于促使閾值的電壓可以得到有效控制，而且還能夠通過與其他特殊工藝的有效結(jié)合，保證實(shí)現(xiàn)工藝層次的低功耗控制。與實(shí)際情況進(jìn)行結(jié)合之后，發(fā)現(xiàn)減少電源電壓可以實(shí)現(xiàn)電路功耗的有效控制。但是需要注意的一點(diǎn)就是，在具體操作過程中，如果閾值電壓處于不變的狀態(tài)下，那么電路的整個(gè)速度就會(huì)受到影響[2]。所以在這種背景下，要結(jié)合實(shí)際情況，盡可能減少閾值電壓，但是并不是閾值電壓越小越好，一般要將其控制在0.3V至0.1V之間就可以。

與此同時(shí)，在具體操作過程中，還要利用一些先進(jìn)的工藝手段，這樣做的根本目的是為了從中獲取到比較小的管子尺寸。通過對(duì)這種類型管子尺寸的合理利用，不僅有利于促使快管電容可以得到有效減少，而且即使電源電壓是處于不變的狀態(tài)下，那么電路的整體功耗也可以得到有效的控制和降低。除此之外，還要與實(shí)際情況進(jìn)行結(jié)合，通過對(duì)金屬疊層布線的合理利用，這樣可以從根本上促使芯片在實(shí)際應(yīng)用過程中的面積得到縮減，而且還能夠盡可能避免會(huì)使用到一些大范圍的芯片連接。通過這種方式，不僅能夠從根本上促使開關(guān)電容的數(shù)量可以得到有效減少，而且還有利于實(shí)現(xiàn)對(duì)電路功耗的有效控制。

2.2版圖層次

在針對(duì)CMOS數(shù)字電路低功耗進(jìn)行層次化設(shè)計(jì)的時(shí)候，可以從版圖層次的角度出發(fā)，這樣有利于保證其設(shè)計(jì)的有效性和針對(duì)性。版圖設(shè)計(jì)在具體應(yīng)用過程中，要結(jié)合實(shí)際情況，盡可能避免利用最小面積來容納所有電路模塊，這種目標(biāo)已經(jīng)不再適應(yīng)于當(dāng)前的實(shí)際情況。在這種背景下，要結(jié)合實(shí)際情況，對(duì)開關(guān)在頻繁使用過程中的路徑進(jìn)行最短化的處理，與此同時(shí)，可以將開關(guān)活動(dòng)作為主體，這樣不僅有利于實(shí)現(xiàn)對(duì)布局的驅(qū)動(dòng)，而且還可以在其中節(jié)約8%左右的功耗。通過對(duì)實(shí)際情況進(jìn)行調(diào)查分析和研究，發(fā)現(xiàn)時(shí)鐘樹一般可以被看作是數(shù)字電路在日常運(yùn)作過程中，在其中最大的負(fù)載網(wǎng)絡(luò)[3]。通常比較良好的時(shí)鐘樹可以直接結(jié)合實(shí)際情況，生成相對(duì)應(yīng)的算法，這樣有利于盡可能避免時(shí)鐘出現(xiàn)歪斜等問題，同時(shí)還能夠避免其在實(shí)際應(yīng)用過程中出現(xiàn)偏差或者是抖動(dòng)等問題。現(xiàn)階段在具體操作過程中，使用比較廣泛的時(shí)鐘樹就是H網(wǎng)絡(luò)。

2.3電路層次

從電路層次的角度出發(fā)，對(duì)低功耗進(jìn)行設(shè)計(jì)的時(shí)候，其主要目的是為了實(shí)現(xiàn)對(duì)動(dòng)態(tài)功耗的有效控制。在具體實(shí)施過程中，會(huì)涉及到很多方面的內(nèi)容，比如電源電壓等。由于開關(guān)在實(shí)際應(yīng)用過程中所呈現(xiàn)出的功耗與電源電壓之間的關(guān)系是二次方關(guān)系。所以在這種背景下，可以結(jié)合實(shí)際情況，通過對(duì)電源電壓的減少，來實(shí)現(xiàn)對(duì)功耗的有效降低，這是一種最直接、同時(shí)也是最有效的方式。與此同時(shí)，如果是在閾值電壓處于穩(wěn)定不變的狀態(tài)下，在針對(duì)各種不同類型電路模塊進(jìn)行具體供電的時(shí)候，會(huì)使用到符合實(shí)際要求的電源電壓。這樣可以結(jié)合實(shí)際，盡可能選擇利用一些低的電源電壓，這樣有利于實(shí)現(xiàn)對(duì)功耗的節(jié)約和控制。

3結(jié)束語

CMOS數(shù)字電路在現(xiàn)階段的發(fā)展過程中，必須要意識(shí)到低功耗設(shè)計(jì)的重要性，并且將其看作是自己未來的主要發(fā)展趨勢(shì)。與此同時(shí)，通過對(duì)各種不同類型的層次化設(shè)計(jì)的合理利用，可以與低功耗技術(shù)進(jìn)行有效結(jié)合。同時(shí)，在層次化設(shè)計(jì)過程中，可以從工藝、版圖、以及電路這些角度出發(fā)，這樣不僅有利于提出有針對(duì)性的設(shè)計(jì)方法，而且還能夠保證CMOS數(shù)字電路在實(shí)際應(yīng)用過程中的功耗可以得到有效控制。

參考文獻(xiàn)：

[1]喬霖，李永紅，岳鳳英.基于ARINC 818機(jī)載航圖單元視頻輔助傳輸方案設(shè)計(jì)[J].電光與控制，2019，26（02）：93-96.

[2]魏東，王曉華.基于產(chǎn)品導(dǎo)向的邏輯綜合設(shè)計(jì)策略分析與研究[J].中國(guó)集成電路，2018，27（11）：35-40.

[3]高華，李輝.14 nm工藝下基于CUPF的數(shù)字IC低功耗物理設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2017，43（09）：25-29.

（作者單位：天津國(guó)芯科技有限公司）