基于微波多層板的Ka頻段帶狀線功分器仿真設計

趙元英，夏俊穎

(中國電子科技集團公司第十三研究所，河北 石家莊 050051)

0 引言

目前微波組件的發展趨于小型化、多功能化，組件的功能不斷增加，從單通道發展為多通道，從單一的接收或發射功能發展為收發源一體功能，而組件體積要求進一步縮小。因此組件設計由平面向立體尋求空間，趨向于三維集成方式[1-3]，把射頻前端、信號處理、控制和電源等多種功能垂直堆疊在一起，提高密度，改善層間互聯，在小體積下滿足多功能化的需求。

在組件三維集成發展思想中，多層電路板的高集成優勢凸顯。通過將無源電路設計在多層板中間層，有源電路設計在多層板的頂層，可充分利用組件Z方向的空間，縮小X，Y方向的電路面積，立體交叉布局，有利于減小信號串擾，縮小組件體積。文獻[4]研究了在多層板中通過金屬通孔實現電路板正面和背面的微帶線之間的互連。文獻[5-6]研究了多層電路板中，中間層帶狀線和頂層微帶線之間的互連。

多層板的應用范圍不斷擴展。在傳統組件設計中，多層板中間層部分常用來傳輸電源信號、控制信號或C波段以下的微波信號[7]，多為低頻應用。近年基于組件高度集成的需求，多層板的應用對象和應用頻率逐漸拓展，由簡單的傳輸線電路擴展為功分器、耦合器[8]等無源射頻電路，由傳輸低頻信號擴展為毫米波高頻信號[9-11]。

基于高頻率、高集成度應用，本文仿真設計了用于多層板的Ka頻段Wilkison帶狀線功分器[12-15]，將功分器端口與微帶線進行匹配過渡，并分析了版圖設計參數對帶狀線功分器性能的影響。設計結果表明，帶狀線功分器在22～37 GHz頻帶內，插入損耗S21>-3.6 dB，回波損耗S11<-15.3 dB，S22<-17.8 dB，隔離度S23<-15.7 dB，適用于多通道組件中基于多層板實現功率分配。

1 帶狀線特性

帶狀線的演變過程為：將同軸線的外導體對半分開，把兩半外導體分別向上、下方向展平，內導體做成扁平帶狀，構成帶狀線。帶狀線的電力線是上下左右都對稱的，如圖1所示。

圖1 帶狀線的演變

帶狀線中傳輸的主模為TEM模。如帶狀線尺寸選擇不當或制造過程中引入不均勻性，就會出現高次模。高次模的產生和傳輸會影響主模TEM波的正常傳輸，而且高次模極易引起輻射而使損耗增加。為防止輻射損耗，帶狀線的尺寸應滿足：

③ 接地板的寬度足夠大，應大于(2～3)b；

④ 當帶狀線中接入微波半導體器件時，由于外接器件的不對稱，將會激發出高次模。因此，需在不均勻性附近，在帶狀線側邊加以屏蔽，避免高次模輻射引起的附加損耗。

帶狀線輻射損耗小，適用于高性能、高Q值的無源微帶線元件，如濾波器、耦合器和功分器等。

2 帶狀線功分器設計

2.1 帶狀線功分器仿真設計

根據上述帶狀線尺寸要求，帶狀線功分器的帶線寬度W，兩接地板間距b應滿足：

接地板的寬度設置為大于(2～3)b。帶狀線與外界的不對稱性來源于與微帶線、有源芯片器件的連接，因此在帶狀線兩側加接地孔對高次模進行屏蔽。

電路板材料選用Rogers 6002，介電常數為2.94。在多種微波電路板材中，RT/duroid 6002是常用的高頻電路板材，它是聚四氟乙烯(PTFE)樹脂材料，在PTFE中摻雜了少量的陶瓷粉，介電常數低，損耗小，電氣和機械性能優異，極適宜高頻應用。由于RT/duroid 6002在Z方向上的熱膨脹系數(24 ppm/℃)與銅的熱膨脹系數(17 ppm/℃)十分接近，多層板中金屬化過孔的鍍銅層在Z方向上不易開裂，具有高可靠性，因此是制作多層微波板的首選材料。

帶狀線下層介質厚度為0.254 mm，上層介質厚度為0.127 mm。功分器的輸入輸出端帶狀線為50 Ω阻抗匹配，根據電路板的介電常數、電路板厚度和功分器頻率等，可計算得到輸入輸出端口帶狀線的寬度。在仿真設計中，需對功分器阻抗變換節的寬度和長度進行仿真。

在ADS軟件中建立帶狀線功分器原理圖，如圖2(a)所示。TL1～TL6為阻抗變換節，在ADS中進行優化仿真，仿真結果如圖2(b)所示。

(a)原理圖

(b)仿真結果

由圖2(b)可見，在22～37 GHz頻帶范圍內，帶狀線功分器的插入損耗S21>-3.1 dB，回波損耗S11<-16.5 dB，S22<-30.6 dB，隔離度S23<-15.9 dB，仿真結果滿足應用要求。ADS仿真基于二維仿真，仿真速度快，而實際的功分器安裝在盒體內，具有空氣腔體，HFSS軟件采用3D有限元分析方法，更適合三維仿真。為精確驗證功分器的設計，盡可能得到滿足實際應用的電路參數，可將ADS仿真中得到的功分器參數代入HFSS中建立模型，進一步進行仿真。

在實際應用中，帶狀線功分器端口常與微帶線連接，依此建立模型，在微帶線和帶狀線之間設計容性匹配枝節進行二者的過渡匹配，并在帶狀線端口設計2排接地孔，用于屏蔽高次模能量輻射，如圖3(a)所示。將功分器阻抗變換節的寬度W1，長度L1，帶狀線寬度W，匹配枝節的長度Lp，寬度Wp設置為優化變量，在HFSS中進行優化，仿真結果如圖3(b)所示。

優化后各參數的值為W1=0.12 mm，L1=1.69 mm，W=0.23 mm，Lp=0.35 mm，WP=1 mm。仿真結果表明，在22～37 GHz頻帶范圍內，帶狀線功分器的插入損耗S21>3.6 dB，回波損耗S11<-15.3 dB，S22<-17.8 dB，隔離度S23<-15.7 dB，仿真結果滿足應用要求。

(a)仿真模型

(b)仿真結果

2.2 設計參數對帶狀線功分器性能的影響

帶狀線埋置于上下兩層接地面之間，能很好地屏蔽輻射，所以帶狀線是內部傳輸線的良好選擇。但接地面的接地質量對功分器的損耗和駐波影響很大，通過在帶狀線兩側設置接地孔貫通上下兩層接地面，可實現中間接地層與地的可靠連接，消除寄生平板波導效應，改善功分器的性能。

帶狀線兩側接地孔與帶狀線距離via_d(如圖4所示)需合理設置，via_d過小，會影響帶狀線的特性阻抗，增大插入損耗、駐波和輻射損耗；via_d過大，有可能激發介質填充矩形波導模式，導致功分器微波性能不穩定。在HFSS中設置不同的via_d值進行仿真，仿真結果顯示了via_d的取值對插入損耗S21和回波損耗S11，S22的影響，如表1所示。在功分器版圖設計中，via_d設置在0.5～0.7 mm之間即可，如via_d>0.7 mm，功分器在高頻段的插入損耗將變大，回波損耗變差。

圖4 接地孔與帶狀線距離示意

表1via_d對指標的影響 (f=37 GHz)

間距via_d(mm)S21/dBS11/dBS22/dB0.50.70.9-3.63-3.73-4.13-21.72-16.41-12.79-17.79-15.14-12.30

在HFSS模型中設置不同的接地孔數量(1～4個)后進行仿真，仿真結果顯示，接地孔數量對S參數影響不大。基于可靠性、冗余性考慮，在版圖設計中設置3個以上接地孔即可。

3 結束語

本文研究了在多層板中Ka頻段的Wilkison帶狀線功分器的仿真設計。簡述了帶狀線的性能特點和電磁場結構，利用ADS和HFSS軟件聯合仿真，建立了帶狀線功分器仿真模型。設計結果顯示，功分器在22～37 GHz頻帶范圍內，插入損耗S21>-3.6 dB，回波損耗S11<-15.3 dB，S22<-17.8 dB，隔離度S23<-15.7 dB，實現了應用要求。最后分析了版圖參數對功分器性能的影響，便于工程實現。